Chương 1: CƠ SỞ KỸ thuật số giới thiệU

2.3.4.Đếm đặt trước số đếm:

Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó.

Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C.

Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay Cl (tuỳ thuộc bit mức thấp hay cao). Kết quả là Q₀ = A, Q₁ = B, Q₂ = C.

Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng).

  2.3.5. Một số IC đếm đồng bộ:

• Nhóm 74LS160/161/162/163:

- LS160, LS161 là IC đếm chia 10 còn LS161 và LS163 là đếm chia 16.

- LS160 và LS161 có chân xoá Cl không đồng bộ còn LS161, LS163 có chân xoá Cl đồng bộ.

• Nhóm 74190, 74191

- Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp).

- Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau.

Cách nối tầng như sau: chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ. Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng.

• 
  Nhóm 74LS192, LS193
  

Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống.

Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD.

Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp, 2 chân này dùng khi cần nối tầng nhiều IC.

Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu.

• 
  Nhóm 74HC/HCT4518 và 74HC/HCT4520:
  

Cấu trúc chân và đặc tính của chúng như nhau:

Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên

Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau.

Ở phần trước ta đã được biết đến các loại FF. Chúng đều có thể lưu trữ (nhớ 1 bit) và chỉ khi có xung đồng bộ thì bit đó mới truyền tới ngõ ra (đảo hay không đảo). Bây giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thì sẽ nhớ được nhiều bit. Các ngõ ra sẽ phần hoạt động theo xung nhịp ck.

Có thể lấy ngõ ra ở từng tầng FF (gọi là các ngõ ra song song) hay ở tầng cuối (ngõ ra nối tiếp). Như vậy mạch có thể ghi lại dữ liệu (nhớ) và dịch chuyển nó (truyền) nên mạch được gọi là ghi dịch. Ghi dịch cũng có rất nhiều ứng dụng đặc biệt trong máy tính, như chính cái tên của nó: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất.

3.1.1 Cấu tạo:

Ghi dịch có thể được xây dựng từ các FF khác nhau và cách mắc cũng khác nhau nhưng thường dùng FF D, chúng được tích hợp sẵn trong 1 IC gồm nhiều FF (tạo nên ghi dịch n bit). Hãy xem cấu tạo của 1 ghi dịch cơ bản 4 bit dùng FF D.

Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng (FF3). Giả sử dữ liệu đưa vào là 1001, sau 4 xung ck thì ta lấy ra bit LSB, sau 7 xung ck ta lấy ra bit MSB. 

  Nếu tiếp tục có xung ck và không đưa thêm dữ liệu vào thì ngõ ra chỉ còn là 0 (các FF đã reset : đặt lại về 0 hết. Do đó ta phải “hứng”  hay ghim dữ liệu lại. Một cách làm là sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT như hình dưới đây.

  Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write). Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read).

  3.1.3. Phân loại:

  Có nhiều cách chia loại thanh ghi dịch (SR).

- Theo số tầng FF (số bit): SR có cấu tạo bởi bao nhiêu FF mắc nối tiếp thì có bấy nhiêu bit (ra song song). Ta có SR 4 bit, 5 bit, 8 bit, 16 bit …

Có thể có SR nhiều bit hơn bằng cách mắc nhiều SR với nhau hay dùng công nghệ CMOS (các máy tính sử dụng SR nhiều bit).

- Theo cách ghi dịch có:

• 
  SISO vào nối tiếp ra nối tiếp.
  
• 
  SIPO vào nối tiếp ra song song.
  
• 
  PISO vào song song ra nối tiếp.
  
• 
  PIPO vào song song ra song song.
  

- Theo mạch ra có loại thường và 3 trạng thái.

  Loại vào nối tiếp ra song song và ra nối tiếp.

Loại vừa khảo sát ở mục 3.1.2 thuộc loại ghi dịch vào nối tiếp ra nối tiếp. Đây cũng là cấu trúc của mạch ghi dịch vào nối tiếp ra song song. Dữ liệu sẽ được lấy ra ở 4 ngõ Q của 4 tầng FF, vì chung nhịp đồng hồ nên dữ liệu cũng được lấy ra cùng lúc.

 Bảng dưới đây cho thấy làm như thế nào dữ liệu được đưa tới ngõ ra 4 tầng FF

  3.3.Mạch ghi dịch vào song song ra nối tiếp(hoặc ra song song):

Bây giờ muốn đưa dữ liệu vào song song (còn gọi là nạp song song) ta có thể tận dụng ngõ vào không đồng bộ Pr và Cl của các FF để nạp dữ liệu cùng một lúc vào các FF. Như vậy có thể dùng thêm 2 cổng nand và một cổng NOT cho mỗi tầng. Mạch mắc như sau:



Hình 5.21. Mạch ghi dịch nạp song song.

Mạch hoạt động bình thường khi nạp song song ở thấp như đã nói. Khi nạp song song WRITE = 1 cho phép nạp.

ABCD được đưa vào Pr và Cl đặt và xoá để Q₀ = A, Q₁ = B, … Xung ck và ngõ vào nổi tiếp không có tác dụng (vì sử dụng ngõ không đồng bộ Pr và Cl)

Một cách khác không sử dụng chân Pr và Cl được minh hoạ như hình dưới đây.Các cổng NAND được thêm vào để nạp các bit thấp D₁, D₂, D₃. Ngõ WRITE/SHIFT  dùng để cho phép nạp (ở mức thấp) và cho phép dịch (ở mức cao). Dữ liệu nạp và dịch vẫn được thực hiện đồng bộ như các mạch trước.



Hình 5.22. Mạch ghi dịch nạp song song ra nối tiếp.

Với mạch hình 5.22 ngõ ra dữ liệu là nối tiếp, ta cũng có thể lấy ra dữ liệu song song như ở hình 5.23, Cấu trúc mạch không khác so với ở trên. Dữ liệu được đưa vào cùng lúc và cũng lấy ra cùng lúc (mạch như là tầng đệm và hoạt động khi có xung ck tác động lên).

  3.4. Mạch ghi dịch 2 chiều:

Như đã thấy, các mạch ghi dịch nói ở những phần trên đều đưa dữ liệu ra bên phải nên chúng thuộc loại ghi dịch phải. Để có thể dịch chuyển dữ liệu ngược trở lại (dịch trái)  ta chỉ việc cho dữ liệu vào ngõ D của tầng cuối cùng, ngõ ra Q được đưa tới tầng kế tiếp, …. Dữ liệu lấy ra ở tầng đầu.

Để dịch chuyển cả 2 chiều, có thể nối mạch như hình dưới đây(Hình 5.24)

Với mạch trên, các cổng NAND và đường  cho phép dịch chuyển dữ liệu trái hay phải. Bảng dưới đây minh hoạ cho mạch trên : dữ liệu sẽ dịch phải 4 lần rồi dịch trái 4 lần. Để ý là thứ tự 4 bit ra bị đảo ngược lại so với chúng ở trên.





Hình 5.24 Mạch ghi dịch cho phép dịch chuyển cả 2 chiều.

3.5 Một số IC ghi dịch:

Nhận thấy rằng các ghi dịch mô tả ở trên đều dùng các FF rời, rồi phải thêm nhiều cổng logic phụ để tạo các loại SR khác nhau. Trong thực tế ghi dịch được tích hợp sẵn các FF và đã nối sẵn nhiều đường mạch bên trong; người sử dụng chỉ còn phải làm một số đường nối bên ngoài điều khiển các ngõ cho phép thôi. Các SR cũng được tích hợp sẵn các chức năng như vừa có thể dịch trái dịch phải vừa vào nối tiếp vừa nạp song song. Ở đây là một số ghi dịch hay được dùng:

Liệt kê

7494                     : 4bit vào song song, nối tiếp; ra nối tiếp.

7495/LS96          : 5 bit, vào nối tiếp/song song; ra song song nối tiếp.

74164/LS164      : 8 bit vào song song ra nối tiếp.

74165/LS765      : 8 bit, vào song song/nối tiếp; ra nối tiếp bổ túc.

74166/LS166      : 8 bit; vào song song/nối tiếp; ra nối tiếp; có thể nạp đồng bộ.

74194/LS194      : 4 bit vào song song/nối tiếp; ra song song; nạp đồng bộ dịch chuyển trái phải.

74195/LS195      : 4 bit, vào song/nối tiếp; ra song song; tầng đầu vào ở JK.

74295/LS295      : như 74194/LS194 nhưng ra 3 trạng thái.

74395/LS295      : 4 bit vào song song; ra song song 3 trạng thái.

74LS671/672      : 4 bit có thêm chốt.

74LS673/674      : 16 bit.

Khảo sát ghi dịch tiêu biểu 74/74LS95:

  Sơ đồ cấu tạo và bảng hoạt động của IC như hình trên. Các chế độ hoạt động của nó như sau:

• 
  Nạp nối tiếp:
  
  • 
    Đưa dữ liệu vào tầng đầu Q₀
    
  • 
    Đặt điều khiển chọn ở mức thấp.
    
  • 
    Khi có ck1 hay ck2 thì dữ liệu sẽ lần lượt nạp vào ghi dịch và sẽ được đưa tới các tầng sau.
    
• 
  Nạp song song:
  
  • 
    Dữ liệu vào ở 4 ngõ ABCD
    
  • 
    Đưa điều khiển kiểu lên cao
    
  • 
    Khi có ck1 hay ck2 thì dữ liệu sẽ được nạp vào đồng thời các tầng của ghi dịch ở cạnh lên đầu của xung ck.
    

Thanh ghi dịch đóng vai trò cực kì quan trọng trong việc lưu trữ, tính toán số học và logic. Chẳng hạn trong các bộ vi xử lí, máy tính đều có cấu tạo các thanh ghi dịch; trong vi điều khiển (8051) cũng có các ghi dịch làm nhiều chức năng hay như trong nhân chia, ALU đã xét ở chương 2 ghi dịch cũng đã được đề cập đến. Ở đây không đi vào chi tiết mà chỉ nói khái quát ngắn gọn về ứng dụng của chúng.

 3.6.1. Lưu trữ và dịch chuyển dữ liệu:

Đây là ứng dụng cơ bản và phổ biến nhất của chúng. Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện. Hay nói cách khác dữ liệu  khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào:

- Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch)

- Tần số xung đồng hồ

 3.6.2. Tạo kí tự hay tạo dạng song điều khiển:

Ta có thể nạp vào ghi dịch, theo cách nạp nối tiếp hay song song, một mã nhị phân của một chữ nào đó (A, B, ...) hay một dạng sóng nào đó. Sau đó nếu ta nối ngõ ra nối tiếp của ghi dịch vòng trở lại ngõ vào nối tiếp thì khi có xung ck các bit sẽ dịch chuyển vòng quanh theo tốc độ của đồng hồ. Cách này có thể điều khiển sáng tắt của các đèn (sắp xếp trên vòng tròn hay cách nào khác) Như mô phỏng sau là dạng sáng tắt của đèn led. Với tải cổng suất thì cần mạch giao tiếp công suất như thêm trans, rờ le, SCR,... đã nói ở chương 1 cũng sẽ được dùng. Cũng có thể tạo ra dạng sóng tín hiệu tuần hoàn cho mục đích thử mạch bằng cách này. Ta có thể thay đổi dạng sóng bằng cách thay đổi mã số nhị phân nạp cho ghi dịch, và thay đổi tần số xung kích ck được cấp từ mạch dao động ngoài từ 0 đến 200MHz tuỳ loại mạch ghi dịch.

  3.6.3. Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại:

Các máy tính hay các bộ vi xử lí khi giao tiếp với nhau hay với các thiết bị ngoài thường trao đổi dữ liệu dạng nối tiếp khi giữa chúng có một khoảng cách khá xa. Ngoài cách dùng các bộ dồn kênh tách kênh ở 2 đầu truyền mà ta đã nói ở chương 2 thì ghi dịch cũng có thể được dùng. Các ghi dịch chuyển song song sang nối tiếp sẽ thay thế cho mạch dồn kênh và các ghi dịch chuyển nối tiếp sang song song sẽ thay thế cho mạch tách kênh. Bên cạnh ghi dịch, cũng cần phải có các mạch khác để đồng bộ, chống nhiễu, rò sai… nhằm thực hiện quá trình truyền nối tiếp hiệu quả.



Hình 5.27. Truyền dữ liệu nối tiếp.

   3.6.4. Bus truyền dữ liệu:

Bây giờ liệu với 8 đường dữ liệu song song vừa nhận được từ tách kênh đó (còn gọi là 1 byte), ta có thể dùng chung cho nhiều mạch được không? Sở dĩ có yêu cầu đó là vì trong máy vi tính có rất nhiều mạch liên kết với nhau bởi các đường dữ liệu địa chỉ gồm nhiều bit dữ liệu 8, 16, 32… mà ta đã biết đến nó với cái tên là bus. Vậy bus chính là các đường dữ liệu dùng chung cho nhiều mạch (chẳng hạn bus giữa các vi xử lí, các chíp nhớ bán dẫn, các bộ chuyển đổi tương tự và số,…)

Chỉ có một đường bus mà lại dùng chung cho nhiều mạch, do đó để tránh tranh chấp giữa các mạch thì cần phải có một bộ phận điều khiển quyết định cho phép mạch nào được thông với bus, các mạch khác bị cắt khỏi bus. Vậy ở đây thanh ghi hay các bộ đệm 3 trạng thái được dùng.

Hình dưới minh hoạ cho đường bus 8 bit nối giữa vi xử lí với bộ đếm 8 bit, bàn phím, và bộ  8 nút nhấn:



Hình 5.28. Bus dữ liệu.

Giả sử rằng cả thiết bị đều cần giao tiếp với vi xử  lí, nhưng chỉ có một đường truyền nếu tất cả đồng loạt đưa lên thì có thể bị ảnh hưởng lẫn nhau giữa các dữ liệu, và thông tin nhận được là không chính xác. Do đó ở đây vi xử lí sẽ quyết định: chẳng hạn nó đặt ngõ OE1 cho phép bộ đếm cho mạch đếm đưa dữ liệu lên bus còn chân OE2 và OE3 ngưng làm dữ liệu từ bàn phím và nút nhấn bị ngắt (chờ) tức ngõ ra các bộ đệm hay thanh ghi 3 trạng thái ở trạng thái tổng trở cao. Tương tự khi vi xử lí cần giao tiếp với các mạch khác. Với tốc độ xử lí hàng trăm hàng ngàn MHz thì việc dữ liệu phải chờ là không đáng kể do đó giữa các thiết bị giao tiếp với nhau rất nhanh và dường như đồng thời.

 

CHƯƠNG 6: MẠCH ĐỊNH THỜI (TIMER)

Timer là một vi mạch định thời rất thông dụng. Nó có thể theo nhiều chức năng: làm mạch đa hài đơn ổn hoặc phiếm định, để tạo một xung vuông đơn hay một dãy xung vuông góc lặp lại, hoặc một dãy xung tam giác. Thời gian định thời có thể thay đổi từ và s đến và trăm giây nhờ môt mạch R – C đơn giản, với độ chính xá điển hình là  1%.

1. 
   Khái niệm về mạch định thời 555:
   
   1. 
      Khái niệm chung:
      

2. 
   Cấu tạo:
   

1. 
   Chân 1 là chân nối mass.
   
2. 
   Chân số 8 để đặt nguồn cung cấp U_CC = 5 ÷ 15V.
   
3. 
   Chân số 2 là chân đầu vào kích khởi (trigger), dùng để đặt xung kích thích bên ngoài khi mạch làm việc ở chế độ đa hài đơn ổn.
   
4. 
   Chân số 3 là đầu ra của IC
   
5. 
   Chân số 4 là chân xóa (Reset) nó có thể điều khiển xóa điện áp đầu ra khi điện áp đặt vào chân này từ 0,7 trở xuống. Vì vậy, để có thể phát xung ở đầu ra chân số 4 phải đặt ở mức cao H.
   
6. 
   Chân số 5 là chân điện áp điều khiển (Control Volttage). Ta có thể đưa một điện áp ngoài vào để thay đổi việc định thời của mạch, nghĩa là thay đổi tần số dãy xung phát ra. Khi không đươc sử dụng thì chân 5 nối mass thông qua một tụ khoảng 0,01F.
   
7. 
   Chân 6 là chân điện áp ngưỡng (Threshold).
   
8. 
   Chân 7 là chân phóng điện (Discharge).
   

3. 
   Chế độ làm việc như mạch đa hài phiếm định của IC 555:
   

• 
  Giải thích sự dao động:
  Ký hiệu 0 là mức thấp bằng 0V, 1 là mức cao gần bằng V_CC. Mạch FF là loại RS Flip-flop.
  Khi S = [1] thì Q = [1] và  = [ 0 ]. Sau đó, khi S = [0] thì Q = [1] và = [ 0 ].
  Khi R = [1] thì = [1] và Q = [0].
  

• 
  Giai đoạn ngõ ra ở mức 1:
  

• 
  Giai đoạn ngõ ra ở mức 0:
  

Vì = [1], transistor mở dẫn, Op-amp2 có V+ = [0] bé hơn V-, ngõ ra của Op-amp 2 ở mức 0. Vì vậy Q và không đổi giá trị, tụ C xả điện thông qua transistor.

• 
  Tính toán các thông số:
  

T_m = τ_n.ln2 = (R₁ + R₂).C.ln2  0,7. (R₁ + R₂).C. (6.1)

Thời gian không có xung t_s (thời gian nghỉ) phj thuộc sự phóng điện của tụ C qua chân phóng điện số 7, nghĩa là tỉ lệ với hằng số thời gian phóng τ_p = R₂.C và:

T_s = τ_p.ln2 = R₂.C.ln2  0,7. R₂.C. (6.2)

Vậy tần số dãy xung ở đầu ra:

(6.3)

Hình 6.3: Sơ đồ nối chân IC 555 tạo dãy xung vuông góc đối xứng.

Muốn nhận được dãy xung vuông góc đối xứng ở đầu ra, nghĩa là t_m = t_s = T/2 ta có thể làm theo hai cách sau:

Chọn R₁ << R₂. Lúc đó theo (6.1) và (6.2) có thể coi t_m = t_s = 0,7R₂.C. Tuy nhiên không thể chọn R₁ quá nhỏ được, ví dụ R₁ = 100, vì khi đó dòng đi từ nguồn +U_CC vào chân 7 khi transistor dẫn là sẽ quá lớn phá hỏng transistor.

Sử dụng thêm một diode mắc song song với R₂ và chọn R₁ = R₂ = R. Ở hình 6.3, đường nạp cho tụ C từ nguồn +U_CC có đi qua diode; điện trở R nối song song với diode khi đó coi như ngắn mạch và hằng số thời gian của mạch nạp τ_n = RC. Khi tụ C phóng điện vào chân 7 thì nó không thể phóng qua diode (vì diode mắc ngược) và hằng số thời gian của mạch phóng τ_p = RC. Ta thấy τ_n = τ_p nên:

t_m = t_s = 0,7RC

Dãy xung ở đầu ra là đối xứng, với tần số:

Đây là sơ đồ tự bật đèn chiếu sáng ở cổng khi khách đến vào buổi tối. Trên sơ đồ, nút ấn N dùng để phát hiện khi có khách đến (ví dụ nút N đặt ở cổng khi nhấn chuông thì N bị nhấn và đóng mạch), R_ là phần tử quang điệ trở bán dẫn; cường độ sáng chiếu vào phần tử càng mạnh thì R_ càng giảm. Nó dùng để phân biệt trời tối và sáng.

Xét hoạt động của sơ đồ: IC 555 được đấu thành mạch đa hài đơn ổn; tải ở chân 3 là cuộn dây RL của rơle điện từ với tiếp điểm thường mở K; R_ - R_CA họp thành phân áp và ta điều chỉnh R_CA ở trị số sao cho ban ngày R_ nhỏ, điện áp u_A tại điểm A lớn hơn ngưỡng kích khởi yêu cầu đặt lên chân kích khởi 2 (u_A > U_CC/3), vào buổi tối R_ lớn và u_A ở dưới ngưỡng kích khởi (u_A< U_CC/3).

• 
  Khi nút N hở, toàn bộ nguồn cung cấp +U_CC đặt lên chân 2 nên mạch không hoạt động. Ban ngày nếu nhấn nút N thì mạch vẫn không làm việc, vì điện áp u_A ở chân A truyền qua tụ C₂ vào thẳng chân 2 vẫn cao hơn ngưỡng kích khởi.
  
• 
  Chỉ buổi tối, R lớn để (u_A< U_CC/3), khi có khách đến, nút N bị nhấn và u_A truyền ngay qua tụ C₂ tới chân 2 sẽ kích khởi hoạt động của IC 555. Ở đầu ra 3 xuất hiện một xung vuông biên độ khoảng +U_CC. Qua cuộn RL có dòng làm đóng tiếp điểm K của mạch xoay chiều, cung cấp cho đèn chiếu sáng Đ đặt ở cổng. Đèn chỉ sáng trong khoảng thời gian t_x  1,1R₁C₁ là thời gian tồn tại xung ở chân 3.
  

R₁ = 470; R₂ = 100k; R₃ = 330k;

C₁ = 100F; C₂ = 10nF; R_CA = 0 ÷ 47 k;

Phần tử quang điện sulfit – Cadmium có R_ = = 0 ÷ 47 k; cuộn dây rơle RL 12V, 100; D₁, D₂ là loại 1N4001. Với các trị số R₁C₁ như trên thì đèn Đ sẽ sáng trong vòng 50s.

1. 
   Mạch còi báo động dùng IC 555:
   

2. 
   Đàn điện tử dùng IC 555:
   

Trị số điển hình của các linh kiện trên sơ đồ:

R₁ = 0 ÷ 100k; R₂ = 1k; Loa: 8;

C₁ = 0,1F; C₂ = 0,05F; C₃ = 0,001F;

C₄ = 0,005F; C₅ = 0,001F;



Hình 6.6. Đàn điện tử dùng IC 555.

3. 
   Sơ đồ nguồn cấp điện cho đèn nê - ôn:
   

Trị số điển hình của các linh kiện trên sơ đồ:

R₁ = 0 ÷ 47k; R₂ = 1k; R₃ = 10k;

C₁ = 1F; C₂ = 0,1F, 250V; Đ: đèn nê-ôn 220V;