Chương 1: CƠ SỞ KỸ thuật số giới thiệU
tải về 1.11 Mb.
|
- Điều hướng trang này:
- 2.3.2 Đếm đồng bộ lên xuống
74LS293:Cấu tạo gồm 4 FF JK với các đầu ra Q0 (LSB), Q1, Q2, Q3(MSB), Q0 để riêng biệt cho phép mạch hoạt động linh hoạt. Các đầu vào J, K đều được nối mức cao ở bên trong.Mạch có tới 2 đầu vào xung nhịp CP (clock pulse) cũng chính là xung ck mà ta đã biết) cho tầng 0 và tầng 1 để dễ thiết kế nhiều ứng dụng. Hai ngõ vào không đồng bộ MR1 và MR2 (master reset) nếu cùng tác động mức cao thì sẽ hoạt động như chân clear để xoá mạch. Sơ đồ logic và sơ đồ khối của IC như sau:
2.3.1 Đếm lên chia 16: a. Sơ đồ mạch:
Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào. b. Nguyên lý hoạt động: Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T). Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối như thế nào. - Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống (mức cao). - Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1. - Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này. - Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này. Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao. T0 = 1 T1 = Q0 T2 = Q1.Q2 T3 = Q0.Q1.Q2 và từ đây mạch được kết nối với hai cổng And được thêm vào: 
Hình 5.14. Mạch đếm lên đồng bộ mod 16. Trì hoãn truyền của mạch đếm sẽ bằng trì hoãn truyền qua một FF cộng với trì hoãn truyền qua các cổng and. Với mạch đếm đã khảo sát ở trên số tầng là n = 4, số cổng and phải dùng thêm là n – 2 = 2 nhưng thời gian cũng chỉ trì hoãn trên một cổng and thôi nên trì hoãn truyền tổng cộng là: 
Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ. Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF và mạch phải hoạt động ở tần số cao. Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn. Ví dụ: Hãy xem tần số hoạt động lớn nhất của mạch trên (fmax) khi tD(FF) = 50ns, tD(and) = 20ns và so sánh nó với fmax của mạch đếm không đồng bộ cùng số bit Ta có trì hoãn truyền tổng cộng của mạch là tD = 50 + 20 = 70(ns). Chu kì xung nhịp ck đầu vào Tck phải lớn hơn 70 ns này do đó: fmax = 1/70ns = 14,3MHz Bây giờ với bộ đếm mod 16 không đồng bộ: fmax = ¼.50ns = 5MHz Như vậy rõ ràng bộ đếm song song hoạt động được ở tần số cao hơn hẳn. Bây giờ giả sử cần làm mạch mod 32 từ mod 16, thì ta sẽ phải mắc thêm 1 tầng FF thứ 5. Trì hoãn truyền của đếm song song sẽ vẫn là 70ns suy ra fmax = 14,3MHz. Còn với bộ đếm không đồng bộ thì do có thêm 1 tầng nên fmax = 1/5.50ns = 4MHz, tần số này bị giảm hẳn đi. 2.3.2 Đếm đồng bộ lên xuống:Ở hình 5.14 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15. Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1(up) đếm lên, K = 0(down) đếm xuống. Mạch được xây dựng như hình sau (lưu ý xung ck tác động cạnh lên). 
Hình 3.15. Mạch đếm đồng bộ lên hay xuống. 2.3.3 Đếm đồng bộ hệ thập phân: Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2n (m <= 2n) ta có thể dùng ngõ clear để xoá mạch khi đếm đến số m, cách khác là nhìn vào giản đồ xung để thử nghiệm việc nối các đầu vào J, K. Ở đây ta sẽ xét đến mạch đếm mod 10 hay dùng. Ngoài xung ck được đưa vào tất cả 4 tầng FF thì cần phải giải quyết các ngõ J, K Để ý là khi mạch đếm đến số 10 thì Q0 = 0 và Q2 = 0 không đổi trạng thái khi reset về 0 nên FF 0 và FF 2 được kích bình thường như đã nói. Còn với FF 1, Q1 đổi trạng thái khi Q0 ở cao đồng thời Q1 phải được giữ luôn mức thấp ở số đếm thứ 10, khi này có thể tận dụng đang ở cao cho tới khi reset, vậy J1 = K1 = Q0. Sau cùng với FF 3 Q3 sẽ được reset về 0 khi cả 3 Q0Q1Q2 đều về 0. Vậy J3 = K3 = Q0Q1Q2. Kiểm tra lại thấy rằng mạch đúng là hoạt động đếm chia 10. Bạn có thể xem phần thiết kế mạch đếm đồng bộ ở sau để hiểu rõ cách nối mạch, còn đây là cấu trúc mạch mô tả: 
Hình 5.16. Mạch đếm mod 10 đồng bộ. Каталог: Documents -> dien Documents -> Qcvn 01 -124: 2013/bnnptnt Documents -> TIẾp cận c-d-i-o đỂ NÂng cao chất lưỢng đÀo tạO Documents -> TIÊu chuẩn quốc gia tcvn 5624-1 : 2009 Documents -> BỘ lao đỘng thưƠng binh và Xà HỘI dien -> Gx Chöông 1: khaùi nieäm chung veà khí cuï ÑIEÄN. Bài 1 : Khái Niệm, Phân Loại 1 Khái niệm dien -> Đề cương bài giảng Điện tử công suất Nghề Đcn bàI 1: TỔng quan về ĐIỆn tử CÔng suấT dien -> 1. khái niệm chung về kỹ thuật lắp đặt điện A. Tổ chức công việc lắp đặt điện dien -> Biên soạn: Lê Ân Tình Chuyên đề lập trình cỡ nhỏ chưƠng I: giới thiệu chung về BỘ ĐIỀu khiển lập trình cở nhỏ tải về 1.11 Mb. Chia sẻ với bạn bè của bạn:
|
