Chương 1: CƠ SỞ KỸ thuật số giới thiệU

Khi c₁ = c₂ = 0  c₁ =c₂ = 1  cổng AND 1 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 1 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y₁. Đồng thời lúc đó các cổng AND 2, 3, 4 có ít nhất một ngõ vào điều khiển ở mức logic 0 nên không cho dữ liệu từ đầu vào x đến các ngõ ra.

Khi c₁ = 0; c₂ = 1  c₁ = 1, c₂ = 0  cổng AND 2 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 2 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y₂

Khi c₁ = 1; c₂ = 0  c₁ = 1,c₂ = 1  cổng AND 3 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 3 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y₃.

Khi c₁ = 1; c₂ = 1  c₁ = c₂ = 1  cổng AND 4 có hai ngõ vào điều khiển ở mức logic 4 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 4 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y₄.

Nếu x = 1 và hoán đổi ngõ vào điều khiển thành ngõ vào dữ liệu thì mạch phân đường chuyên thành mạch giải mã nhị phân. Vì vậy nhà sản xuất đã chế tạo IC đảm bảo cả hai chức năng: giải mã và giải đa hợp (Decode/Demultilex). Ví dụ các IC 74138, 74139, 74154: giải mã và phân đường tùy thuộc vào cách nối chân.

Trong trường hợp tổng quát, mạch phân đường có một ngõ vào và 2ⁿ ngõ ra: để tách N = 2ⁿ nguồn dữ liệu khác nhau cần có n ngõ vào điều khiển, lúc đó số tổ hợp ngõ vào điều khiển bằng số ngõ ra.

Tuy nhiên trong thực tế, ta còn gặp mạch phân đường có số lượng ngõ vào điều khiển bằng số ngõ ra (hình 3.17). Lúc đó chỉ xét đến mức tích cực ở ngõ vào điều khiển, người ta chọn một trong hai mức logic 0 hoặc 1 làm mức tích cực. Giải sử chọn mức logic 1 làm mức tích cực: nếu một ngõ vào trong số 4 ngõ vào điều khiển tồn tại mức logic 1 (mức tích cực), thì ngõ ra dữ liệu tương ứng có cùng chỉ số với ngõ vào điều khiển sẽ được nối với ngõ vào dữ liệu chung x.

Ví dụ: C1 = 1  x = y1 C2 = 1  x = y2 C3 = 1  x = y3 C4 = 1  x = y4

Hình 3.17

Phương trình logic các ngõ ra:

y₁ = c₁.x y₂ = c₂.x

y₃ = c₃.x y₄ = c_4.x

Giải thích hoạt động của mạch:

Khi c₁ = 1, c₂ = c₃ = c₄ = 0 chỉ có cổng AND 1 thông cho dữ liệu từ x nối đến đầu ra y₁.

Khi c₂ = 1, c₁ = c₃ = c₄ = 0 chỉ có cổng AND 2 thông cho dữ liệu từ x nối đến đầu ra y₂.

Khi c₃ = 1, c₁ = c₂ = c₄ = 0 chỉ có cổng AND 3 thông cho dữ liệu từ x nối đến đầu ra y₃.

Khi c₄ = 1, c₁ = c₂ = c₃ = 0 chỉ có cổng AND 4 thông cho dữ liệu từ x nối đến đầu ra y₄.

Vì mạch chọn kênh được thực hiện ở đầu phát và mạch phân đường được thực hiện ở đầu thu nên để đảm bảo dữ liệu được chuyển đúng kênh thì mạch chọn kênh và mạch phân đường phải đồng bộ với nhau.

Màn hình LED được sử dụng một cách phổ biến nhất để hiển thị sáng các ký tự số thập phân từ 0 đến 9. Cấu tạo màn hình gồm 7 thanh LED độc lập nhau được bố trí như trên hình 3.13. với 2 loại điển hình: loại anot chung (khi tất cả 7 anot của các điôt LED nối chung với nhau) và loại Katot chung (khi tất cả 7 katot của chúng nối chung với nhau). Các ký tự của các đoạn LED được ký hiệu lần lượt là a, b, c, d, e, f và g.

LED 7 đoạn loại Anot chung:

a, LED 7 đoạn loại Anot chung.

b, LED 7 đoạn loại Katot chung.

Hình 3.13: Hai loại LED 7 đoạn.

Bộ giải mã BCD thành 7 đoạn LED có 4 đầu vào tín hiệu ABCD dạng mã BCD8421, 7 đầu ra mức tích cực thấp là a,b,c,d,e, f và g, ngoài ra nó còn có đầu vào điều khiển và đầu vào thử LED. Tương ứng với mỗi tổ hợp mã vào BCD trong mười tổ hợp đầu tiên (biểu diễn các ký số từ 0 đến 9 trong hệ 2) một nhóm đầu ra sẽ được chuyển đến mức tích cực thấp và các đoạn LED tương ứng với các đầu này sẽ sáng và để phối hợp và hiển thị con số thập phân tương ứng của từ mã vào đã tác động.

Ứng với mỗi loại LED khác nhau ta có một mạch giải mã riêng. Sơ đồ khối của mạch giải mã LED 7 đoạn như sau:



Hình 3.19. Sơ đồ khối mạch giải mã LED 7 đoạn.

Xét đèn LED 7 đoạn loại Anot chung:

Đối với LED 7 đoạn loại anot chung, vì các anot của các đoạn led được nối chung với nhau và đưa lên mức logic 1 (5V), nên muốn đoạn led nào tắt ta nối katot tương ứng lên mức logic 1 (5V) và ngược lại muốn đoạn led nào sáng ta nối katot tương ứng xuống mass (mức logic 0).

Ví dụ: để hiển thị số 0 ta nối katot của đèn g lên mức logic 1 để đèn g tắt, và nối các katot của các đèn a, b, c ,d, e, f xuống mass nên ta thấy số 0.

Lúc đó bảng trạng thái mô tả hoạt động của mạch giải mã LED 7 đoạn loại anot như sau: Bảng 3.3.

Dùng bảng Karnaugh để tối thiểu hóa mạch trên. Phương trình tối thiểu hóa viết ở dạng chính tắc 1(Tổng của các tích).

Phương trình logic của các ngõ ra:

D	C	B	A	a	b	c	d	e	f	g	Số hiển thị
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9
1	0	1	0	X	X	X	X	X	X	X	X
1	0	1	1	X	X	X	X	X	X	X	X
1	1	0	0	X	X	X	X	X	X	X	X
1	1	0	1	X	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X	X

D	C	B	A	a	b	c	d	e	f	g	Số hiển thị
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	1	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9
1	0	1	0	X	X	X	X	X	X	X	X
1	0	1	1	X	X	X	X	X	X	X	X
1	1	0	0	X	X	X	X	X	X	X	X
1	1	0	1	X	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X	X

Ví dụ: Để hiển thị số 0 ta nối Anot của đoạn led xuống mức logic 0 để đoạn g tắt, đồng thời các katot của đoạn a, b, c, d, e, d được nối lên nguồn nên các đoạn này sẽ sáng do đó ta thấy số 0.

Lúc đó bảng trạng thái mô tả hoạt động của mạch như trên bảng 3.5.

Tương tự như trường hợp trên, ta cũng dùng bảng Karnaugh để thực hiện tối thiểu hóa hàm mạch và đi tìm phương trình logic tối giản các ngõ ra của các đoạn LED.

Các phương trình logic ngõ ra các đoạn LED:

a = D + B + AC + AC.

b =C + BA +BA = C +

c =B + A + C.

d = D +BA +CA + BC + ABC

e = AB + CA.

f = D + CB + BA +CA

g = D +BC +AB + BC

Việc thực hiện các hàm logic trên nhờ các cổng NOR – AND đã được học ở chương 2 được tích hợp trong chip IC giải mã 7446 hay 7447 với cực colector của transistor tầng ra để hở tạo khả năng chịu dòng hút lớn từ các đoạn LED. Ví dụ với ký số 8 thập phân, cả 7 đoạn LED đều sáng, mỗi đoạn có dòng là 10mA thì transistor tầng ra chịu được dòng hút là 10mA.7 đoạn = 70mA. Với điện thế trên LED lúc sáng là 2,7V thì điện trở hạn chế dòng trong mạch cần chọn giá trị khoảng 230. Do đó ta chọn giá trị chuẩn là 220.

CHƯƠNG 4 : FLIP – FLOP

Bài 1: KHÁI NIỆM CHUNG

1.1. Mô tả:

Flip – Flop (viết tắc là FF còn gọi là Trigơ số) là mạch dao động đa hài hai trạng thái bền, được xây dựng trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho trước.

Đây là một phần tử tuần tự hết sức quan trọng và cơ bản trong kỹ thuật điện tử số. Một FF thường có hai đầu ra và ít nhất một đầu vào thực hiện các chức năng sau:



Hình 4.1 Ký hiệu FF

1. 
   Có hai trạng thái ra Q vàQ ổn định, có tính liên hợp: khi Q = 1 thìQ = 0 và ngược lại Q = 0 thìQ = 1.
   
2. 
   Các trạng thái đầu ra không những phụ thuộc vào các trạng thái đầu vào và áp ngay lúc đang xét mà nó còn phụ thuộc vào trạng thái quá khứ của mình.
   
3. 
   Có khả năng tiếp nhận (ghi vào), lưu trữ trong một thời gian tùy yêu cầu và xuất ra (đọc ra) một trạng thái bit nhị phân được lưu trữ trong FF.
   
4. 
   Việc mở rộng chức năng của FF sẽ được thực hiện nhờ có các đầu vào điều khiển hành vi của FF ngoài các đầu vào tín hiệu đã nói tới.
   

• 
  Phân loại theo tín hiệu điều khiển:
  
  • 
    FF không có tín hiệu điều khiển (FF không đồng bộ).
    
  • 
    FF có tín hiệu điều khiển. (FF đồng bộ)
    
• 
  Phân loại theo chức năng: có các loại sau:
  
  • 
    RSFF
    
  • 
    DFF
    
  • 
    TFF
    
  • 
    JKFF
    
  • 
    MSFF…
    

1. 
   FF không đồng bộ:
   

Hệ hàm ra của hai cấu trúc 4.1a và 4.1b tương ứng với biểu thức:

Bảng trạng thái và đồ thị thời gian minh họa hoạt động của các mạch hình 4.1 cho trên hình 4.2.

1. 
   RSFF có cấu trúc từ 2 cổng NAND chỉ chuyển sang trạng thái khi được kích hoạt từ mức tích cực thấp.
   
2. 
   RSFF có cấu trúc từ 2 cổng NOR chỉ chuyển sang trạng thái khi được kích hoạt từ mức tích cực cao (từ 0 lên 1).
   
3. 
   Mỗi khi đầu vào Rn được áp lên mức 1,Qn+1 xuống mức thấp, còn mỗi khi áp Sn áp lên 1, Qn+1 lên mức cao.
   
4. 
   Việc trở về 0 của Rn và Sn không ảnh hưởng tới trạng thái ra. Từ bảng trạng thái trên ta có thể viết lại hàm ra dạng sau:
   

Cộng từng vế và biến đổi ta sẽ nhận được phương trình đặc tính của RSFF (không đồng bộ).

Đầu vào S được gọi là đầu vào thiết lập (Set), đầu vào R gọi là đầu vào xóa (Reset).

Hai dạng RSFF (không đồng bộ) đã xét trên có khả năng thực hiện chức năng của một ô nhớ một ký tự nhị phân vì có thể duy trì trạng thái ổn định tại các đầu ra lâu tùy ý nếu không có tín hiệu R hoặc S tác động tới đầu vào. Trên thực tế chúng ít được dùng vì lý do:

1. 
   Không biết được lúc khởi động FF đang ở trạng thái nào.
   
2. 
   Cần phải kiểm soát trạng thái hiện tại của FF và làm thay đổi trạng thái của nó mong muốn trong một mối liên hệ với các phần tử số khác của hệ thống số. Vì vậy FF cần phải bổ sung một đầu điều khiển gồm hai loại:
   
   • 
     Theo nhịp chuẩn thống nhất xác định (đồng bộ).
     
   • 
     Điều khiển trực tiếp.
     

• 
  FF đồng bộ:
  

Bảng trạng thái hoạt động:

• 
  Ck là tín hiệu điều khiển đồng bộ hay tín hiệu đồng hồ (Clock). Khảo sát hoạt động của mạch:
  
  • 
    Ck = 0: cổng NAND 3 và 4 khóa không cho dữ liệu đưa vào. Vì cổng NAND 3 và 4 đều có ít nhất một ngõ vào Ck = 0  S = R = 1  Q = Q₀ (FF giữ nguyên trạng thái cũ).
    
  • 
    Ck = 1: cổng NAND 3 và 4 mở. Ngõ ra Q sẽ thay đổi tùy thuộc vào trạng thái của S và R:
    

• 
  Khi S = 0, R = 0  S = R = 1  Q = Q₀ (FF giữ nguyên trạng thái cũ).
  
• 
  Khi S = 0, R = 1  S = 1,R = 0  Q = 0
  
• 
  Khi S = 1, R = 0  S = 0,R = 1  Q = 1
  
• 
  Khi S = R = 1  S = R = 0  Q = X (trạng thái cấm)
  

+ Ck điều khiển theo mức 1.

+ Ck điều khiển theo mức 0.

+ Ck điều khiển theo sườn lên (sườn trước).

+ Ck điều khiển theo sườn xuống (sườn sau).



Hình 4.4: Các loại tín hiệu điều khiển Ck khác nhau.

Xét FF có Ck điều khiển theo sườn lên (sườn trước):

Sườn lên và mức logic 1 có mối quan hệ với nhau, vì vậy mạch tạo sườn lên là mạch cải tiến của mạch tác động theo mức logic 1.

Sườn lên thực chất là một xung dương có thời gian tồn tại rất ngắn. Để cải tiến các FF tác động theo mức logic 1 thánh FF tác động theo sườn lên ta mắc vào trước FF đó một mạch tạo sườn lên như hình 4.5.



Hình 4.5: Sơ đồ khối FF tác động theo sườn và dạng sóng.

Ở mạch tạo sườn người ta lợi dụng thời gian trễ của tín hiệu khi đi qua phần tử logic. Đối với mạch tạo sườn người ta lợi dụng thời gian trễ của tín hiệu khi đi qua cổng NOT.

Xét sơ đồ mạch tạo sườn lên và dạng sóng như hình 4.6: mạch tạo sườn lên gồm một cổng AND 2 ngõ vào và một cổng NOT. Tín hiệu x₁ từ cổng NOT được đưa đến cổng AND cùng với tín hiệu x₂ đi trực tiếp (x₂ = C_k). Do tính chất trễ của tín hiệu Ck khi đi qua cổng NOT nên x₁ bị trễ một khoảng thời gian, vì vậy tín hiệu ngõ ra của cổng AND có dạng một xung dương rất hẹp với thời gian tồn tại chính bằng thời gian trễ (trễ truyền đạt) của cổng NOT. Xung dương hẹp này được đưa đến ngõ vào đồng bộ của FF điều khiển theo mức logc 1. Tại các thời điểm có sườn lên của tín hiệu xung nhịp Ck sẽ xuất hiện một xung dương tác động vào ngõ vào đồng bộ của FF điều khiển ngõ ra Q thay đổi trạng thái theo các ngõ vào. Sơ đồ mạch FF có tín hiệu điều khiển theo kiểu sườn lên như hình 4.6.

.

Hình 4.6: Mạch tạo sườn lên và dạng sóng.

Xét FF có Ck đều khiển theo sườn xuống (sườn sau):

Mạch tạo sườn xuống là mạch cải tiến tác động mức logic 0. Sơ đồ mạch và dạng sóng như sau: hình 4.7.

Sơ đồ mạch:





Hình 4.7: Sơ đồ mạch và dạng sóng FF tín hiệu điều khiển theo sườn xuống.

Ý nghĩa của tín hiệu đồng bộ Ck:

Đối với các FF đồng bộ, các ngõ ra chỉ thay đổi trạng thái theo ngõ vào DATA khi xung C_k tồn tại mức 1 (đối với các FF tác động mức 1), hoặc xung Ck tồn tại mức 0 (đối với các FF tác động mức 0), hoặc xung C_k ở sườn lên (đối với các FF tác động sườn lên), xung C_k ở sườn xuống (đối với các FF tác động sườn xuống), còn tất cả các trường hợp khác của C_k thì ngõ ra không thay đổi trạng thái theo các ngõ vào mặc dù lúc đó các ngõ vào có thay đổi trạng thái.

Hình 4.8: Ký hiệu RSFF

RSFF có các ngõ vào ký hiệu như hình vẽ. trong đó: S, R : là các ngõ vào dữ liệu. Q,Q : các ngõ ra. Ck : tín hiệu xung đồng bộ.

Gọi Q_n , Q_n+1 là trạng thái của ngõ ra Q ở xung Ck thứ n và thứ n + 1

Q_n+1 = S_n + R_nQ_n

Vì điều kiện của RSFF là S.R = 0 nên ta có phương trình đầy đủ của RSFF như sau: Q_n+1 = S_n + R_nQ_n  S.R = 0



Hình 4.9: Dạng sóng minh họa hoạt động của RSFF.

2.2. Flip – Flop T:

TFF có ngõ vào và ngõ ra ký hiệu và bảng trạng thái hoạt động như hình vẽ:

Hình 4.10: Ký hiệu TFF	Trong đó: T : là các ngõ vào dữ liệu. Q,Q : các ngõ ra. Ck : tín hiệu xung đồng bộ.
Gọi Tn  là các trạng thái ngõ vào DATA của xung Ck thứ n. Gọi Qn , Qn+1 là trạng thái của ngõ ra Q ở xung Ck thứ n và thứ n + 1 Lúc đó ta có bảng trạng thái hoạt động khai triển của TFF. Từ bảng trạng thái này ta có nhận xét: Khi T = 0: mỗi khi có xung Ck tác động ngõ ra Q duy trì trạng thái cũ trước đó.	Bảng trạng thái hoạt khai triển: Tn Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0

• 
  Khi T = 1: mỗi khi có xung Ck tác động ngõ ra Q đảo trạng thái.
  

• 
  Tín hiệu C_k (2) điều khiển theo sườn xuống nhìn tín hiệu T dưới mức logic 0. Theo bảng trạng thái : T₁ = 0 và Q₁ = 1  Q₂= Q = 1 (giữ nguyên trạng thái trước đó).
  
• 
  Tín hiệu C_k (3) điều khiển theo sườn xuống nhìn tín hiệu T dưới mức logic 1. Theo bảng trạng thái : T₂ = 1 và Q₂ = 1  Q₃ = Q₂ = 0.
  

Vậy khi T = 1 thì TFF giữ vai trò mạch chia tần số xung vào C_k.

DFF có ngõ vào và ngõ ra ký hiệu và bảng trạng thái hoạt động như hình vẽ:

	D Qn+1 0 0 1 1
Hình 4.13: Ký hiệu DFF và bảng trạng thái hoạt hoạt động.

• 
  D : là các ngõ vào dữ liệu.
  

• 
  Q,Q : các ngõ ra.
  

• 
  Ck : tín hiệu xung đồng bộ.
  

Gọi Q_n , Q_n+1 là trạng thái của ngõ ra Q ở xung C_k thứ n và thứ n + 1

Lúc đó ta có bảng trạng thái hoạt động khai triển của DFF . Khai triển bảng này để tìm đầu vào kích của DFF như sau:

Bảng trạng thái khai triển: Dn Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1

Bảng đầu vào kích của DFF như sau: Qn Qn+1 Dn 0 0 0 0 1 1 1 0 0 1 1 1

Phương trình logic của DFF: Q_n+1 = D_n.

Đồ thị dạng sóng của DFF:

Giải thích dạng sóng tín hiệu trên hình 4.13.

• 
  Tín hiệu ra Q đầu tiên luôn ở mức logic 0.
  
• 
  Tín hiệu Ck (1) điều khiển theo sườn xuống nhìn tín hiệu D dưới mức logic 1. Theo bảng trạng thái : D₀ = 1 và Q₁ = 1
  
• 
  Tín hiệu Ck (2) điều khiển theo sườn xuống nhìn tín hiệu D dưới mức logic 0. Theo bảng trạng thái : T₁ = 0 và Q₂ = 0…
  

Ứng dụng của DFF: Dùng DFF để chia tần số. Dùng DFF để lưu trữ dữ liệu để chế tạo bộ nhớ và các thanh ghi. Dùng DFF để chốt dữ liệu. Hình 4.15: DFF để chốt dữ liệu.

• 
  E = 1: O₀ = D₀, O = D₁ nên dữ liệu được đưa đến các DFF.
  
• 
  E = 0: O₀ = D₀, O = D₁ chốt dữ liệu lại.
  

4. 
   Flip – Flop JK:
   

Hình 4.16: Ký hiệu JKFF

JKFF có các ngõ vào ký hiệu như hình vẽ. Trong đó: J,K : là các ngõ vào dữ liệu. Q,Q : các ngõ ra. CK : tín hiệu xung đồng bộ.

Gọi Q_n , Q_n+1 là trạng thái của ngõ ra Q ở xung Ck thứ n và thứ n + 1

Lúc đó ta có bảng trạng thái mô tả hoạt động của JKFF:

Phương trình logic của JKFF: Qn+1 = JnQn + KnQn Từ bảng trạng thái ta thấy JKFF khắc phục được trạng thái cấm của RSFF.	Bảng trạng thái mô tả hoạt động: Jn Rn Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn
Bảng trạng thái khai triển của JKFF: Jn Kn Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0	Từ bảng trạng thái khai triển ta xây dựng bảng đầu vào kích cho JKFF: Qn Qn+1 Jn Kn 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0

Đồ thị thời gian dạng sóng của JKFF:



Hình 4.17: Đồ thị thời gian dạng sóng của JKFF.

Nhận xét: JKFF là mạch điện có chức năng thiết lập trạng thái 0, trạng thái 1, chuyển đổi trạng thái và duy trì trạng thái căn cứ vào các tín hiệu dầu vào J, K và xung nhịp đồng bộ Ck. Như vậy có thể nói JKFF là một FF rất vạn năng.

Trong thức tế, chúng ta có thể dùng JKFF để thực hiện chức năng của các FF khác: JKFF thay thế cho RSFF, JKFF thực hiện chức năng của TFF và DFF. Sơ đồ thực hiện chức năng của các FF như các hình vẽ sau:

Xuất phát từ yêu cầu phần tử nhớ FF có chức năng cùng một lúc khi đang đọc (xuất) giá trị cũ ở đầu ra có thể cho phép nhập (ghi) giá trị dữ liệu mới vào, Trigơ chính phụ MSFF được xây dựng để đáp ứng đòi hỏi này của một số ô nhớ nhị phân. RSFF thông thường đã khảo sát ở trên không thực hiện được là do chỉ chưa một phần tử nhớ ghép chéo giá trị dữ liệu mới được lưu sẽ xuất hiện ngay tại đầu ra của mạch, giá trị lưu trước đó sẽ bị mất ngay khi tiến hành lưu mới bắt đầu thực hiện.

MSFF được cấu tạo gồm 2 FF: một FF thực hiện chức năng chủ (Master) và một FF thực hiện chức năng tớ (Slaver)

Hoạt động của FF điều khiển theo kiểu chủ tớ:

• 
  Ck = 1: FF2 mở, dữ liệu được nhập vào FF 2. Qua cổng đảo Ck = 0  FF1 khóa nên giữ nguyên trạng thái cũ trước đó.
  
• 
  Ck = 0: FF2 khóa nên giữ nguyên trạng thái cũ trước đó. Qua cổng đảo Ck = 1  FF1 mở, dữ liệu được xuất ra ngoài.
  

Chương trước đã đề cập đến các mạch tổ hợp từ các cổng logic đơn giản đến các mạch tích hợp MSI phức tạp hơn như mạch chuyển đổi mã, dồn kênh, tách kênh. Chúng có một đặc điểm là ngõ ra sẽ thay đổi trạng thái theo trạng thái ngõ vào mà không kể tới các trạng thái trước đó của nó, nghĩa là chúng không có tính nhớ.

  Ở chương này, ta sẽ nói đến một loại lớn khác của mạch số, đó là mạch tuần tự. Khác với mạch tổ hợp, trạng thái ngõ ra của mạch tuần tự tuỳ thuộc không những vào các trạng thái ngõ vào mà còn vào cả 2 trạng thái trước đó của ngõ ra. Không những thế, trạng thái ngõ ra sẽ không thay đổi ngay khi ngõ vào thay đổi mà lại còn phải đợi đến khi có xung lệnh gọi là xung đồng hồ (clock). Như vậy mạch tuần tự vừa có tính nhớ vừa có tính đồng bộ.

Cả mạch tổ hợp và tuần tự đều được sử dụng nhiều trong các hệ thống số. Một hệ tuần tự có thể biểu diễn một cách tổng quát như sau:

Phần tổ hợp sẽ nhận tín hiệu logic từ đầu vào bên ngoài và từ đầu ra của các phần tử nhớ, nó tính toán dựa vào các đầu vào này để cho ra các đầu ra khác nhau, trong đó một phần được đem sang khối các phần tử nhớ để cất giữ đi; đầu ra của phần tử nhớ có thể đưa ra ngoài hay đưa điều khiển phần tổ hợp. Phần điều khiển sẽ cho phép phần nhớ và tổ hợp hoạt động theo một số yêu cầu đề ra.

Như vậy, các đầu ra của hệ thống số vừa phụ thuộc vào các đầu vào vừa liên quan đến thông tin đã lưu trữ bên trong của phần tử nhớ. Phần tử nhớ có thể là một mạch logic nhưng có khi chỉ là một đường nối phản hồi từ ngõ ra về ngõ vào.