Chương 1: CƠ SỞ KỸ thuật số giới thiệU
tải về 1.11 Mb.
|
Ta cần chú ý trong bảng 1.5 khi biến có giá trị bù (trị 0) ta ký hiệu là A, còn khi biến ở giá trị trực tiếp (nhận giá trị biến1) ta ký hiệu tương ứng là A. Từ bảng 1.5 ta có thể biểu diễn đại số một hàm logic n biến bất kỳ bằng cách viết các hệ thức như sau: Dạng chính tắc 1:
Dạng chính tắc 2:  
e: là số thập phân tương ứng với tổ hợp nhị phân n 
5.2.Biểu biễn bằng bảng trạng thái:
5.3.Biểu biễn bằng bảng Karnaugh:
Trên bảng này người ta bố trí các biến vào theo hàng hoặc theo cột của bảng. Trong trường hợp số lượng biến vào là chẵn, người ta bố trí số lượng biến vào theo hàng ngang và bằng số lượng biến vào theo cột dọc của bảng. Trong trường hợp số lượng biến vào là lẻ,người ta bố trí số lượng biến vào theo hàng ngang nhiều hơn số lượng biến vào theo cột dọc một biến hoặc ngược lại. Như vậy khi lập bảng Karnaugh cho một hàm logic ta cần thực hiện các bước:
BÀI 6: TỐI THIỂU HÀM ĐẠI SỐ LOGIC Trong thiết bị máy tính người ta thiết kế gồm nhiều khâu, mỗi khâu được đặc trưng bằng một phương trình logic. Trong đó mức độ phức tạp của sơ đồ phụ thuộc vào phương trình logic biểu diễn chúng. Việc đạt được độ ổn định cao hay không là tùy thuộc vào phương trình biểu diễn chúng đã ở dạng tối thiểu hóa hay chưa. Để thực hiện được điều đó khi thiết kế mạch số người ta thường đặt ra vấn đề tối thiểu hóa hàm logic. Điều đó có nghĩa là phương trình logic biểu diễn sao cho thực sự gọn nhất (số lượng phép tính và số lượng các số được biểu diễn là ít nhất). Tuy nhiên trong thực tế không phải luc nào cũng đạt được lời giải cho bài toán tối ưu hóa. Các bước tiến hành tối thiểu hóa:
6.1. Phương pháp tối thiểu hóa bằng biểu thức đại số: Đây là phương pháp tối thiểu hóa hàm logic dựa trên các tiên đề các định lý đã biết của đại số Bool, phương pháp này được thực hiện khi các biến số logic không nhiều và ta thực hiện biến đổi trực tiếp biểu thức giải tích của hàm. Ví dụ 1: Rút gọn hàm sau: F(A,B) = A.B + A.B + A.B = (A + A)B + AB = B + A. B = A + B. Ví dụ 2: Rút gọn hàm sau: F(A,B,C) = A.B.C + A.B.C + AB.C + A.BC +A.B.C = A.B.C + A.B.C + AB.C + A.B(C + C) = A.B.C + A.B(C + C) + A.B = A.B.C + A(B + B) = A.B.C + A
Qui tắc chung của phương pháp tối thiểu hoá bằng bảng Karnaugh là gom các ô kế cận lại với nhau. Khi tối thiểu hoá hàm đại số logic bằng phương pháp bảng Karnaugh ta phải tuân thủ quy tắc ô kế cận: "Hai ô được gọi là kế cận nhau là khi ta đi từ ô này sang ô kia chỉ làm thay đổi giá trị của một biến".
Như vây: Khi gom 2 ô kế cận sẽ loại được 1 biến (2 ô = 21 loại 1 biến) Khi gom 4 ô kế cận sẽ loại được 1 biến (4 ô = 22 loại 2 biến) Khi gom 8 ô kế cận sẽ loại được 1 biến (8 ô = 23 loại 3 biến) Tổng quát: khi gom 2n ô kế cận sẽ loại được n biến. Những biến bị loại là những biến mà khi ta đi vòng qua các ô kế cận mà giá trị của chúng không thay đổi. b. Những điều cần lưu ý:
6.2.2. Ví dụ minh họa:
Thực hiện gom m3 với m7,m6 với m7 và m5 với m7 ta được 3 ô mới có ký hiệu tương ứng là X1 , X2 và X3, các ô này có giá trị: X1 = m3 + m7 = BC (loại được biến A, do biến A thay đổi giá trị từ 01; biến B,C được giữ lại) X2 = m6 + m7 = AB (loại được biến C, do biến C thay đổi giá trị từ 01; biến A,B được giữ lại) X3 = m5 + m7 = AC (loại được biến B, do biến B thay đổi giá trị từ 10; biến A,C được giữ lại) Kết quả ta được hàm F đã rút gọn: F = X1 + X2 + X3 = BC + AB +AC. b.Ví dụ 2: Hãy rút gọn hàm G(A,B,C,D) bằng bảng Karnaugh theo hai dạng chính tắc 1 và chính tắc 2.
G = m (0,1,2,4,6,7,8,9,10,11,12,14) Gồm 12 số hạng có đủ mặt các biến ABCD. Ta thực hiện gom như sau:
Trong các ví dụ trên ta lưu ý rằng trong một ô lớn sau khi đã gom các ô nhỏ các biến logic nào có giá trị thay đổi thì sẽ không còn có mặt trong biểu thức thu gọn nữa và những ô nhỏ trong ví dụ 2 (m3) không thể gom với một ô nào khác nằm kề bên về mọi phía. CHƯƠNG 2: CÁC MẠCH LOGIC CƠ BẢN Bài 1: ĐẠI CƯƠNG Các mạch điện tử số sẽ hoạt động ở chế độ hai trạng thái (chế độ nhị phân), ở đó mỗi điện thế ở cổng vào và cổng ra của chúng chỉ nhận các giá trị 1 (có điện thế với mức cao) và giá trị 0 (không có điện thế hoặc mức điện thế thấp). Đặc điểm quan trọng này cho phép chúng sẽ thực hiện được các hàm logic khi thực hiện thiết kế mạch (tìm các mạch logic thích hợp để thực hiện một hàm logic muốn có) hoặc sử dụng đại số logic làm công cụ mô tả, phân tích nhiệm vụ, chức năng của chúng qua đó phân tích, thiết kế các hệ thống kỹ thuật số. 1.1.Định nghĩa: Cổng logic là một trong những thành phần cơ bản để xây dựng mạch số. Nó được thiết kế trên cơ sở các phần tử linh kiện bán dẫn như điot, BJT, FET…để hoạt động theo bảng trạng thái cho trước. 1.2.Phân loại: Có ba cách phân loại ngõ ra:
1.3. Các thông số: Các nhà sản xuất bao giờ cũng cung cấp các tính chất đặc trưng của một cổng logic nhằm sử dụng các cổng này một cách có hiệu quả, đúng chức năng và khả năng của nó.
Bảng 2.1: CÁC ĐẶC TÍNH CHUẨN CỦA CÁC CỔNG LOGIC.
Bài 2: CÁC CỔNG LOGIC CƠ BẢN
Công nghệ MOS (Metal Oxide Semiconductor-kim loại oxit bán dẫn) có tên gọi xuất xứ từ cấu trúc MOS cơ bản của một điện cực nằm trên lớp oxit cách nhiệt, dưới lớp oxit là đế bán dẫn. Transistor trong công nghệ MOS là transistor hiệu ứng trường, gọi là MOSFET (Metal oxide silicon field effect transistor). Có nghĩa điện trường ở phía điện cực kim loại của lớp oxit cách nhiệt có ảnh hưởng đến điện trở của đế. Phần nhiều IC số MOS được thiết kế hết bằng MOSFET, không cần đến linh kiện nào khác. Đặc điểm:
+ PMOS dùng MOSFET kênh P. + NMOS dùng MOSFET kênh N tăng cường. + CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N.
MOSFET dùng ở đây có kênh p nên gọi là PMOS (phần tử mang điện là các lỗ trống). Các lỗ trống vốn dịch chuyển khó hơn các điện tử n nên PMOS có tần số làm việc nhỏ (khoảng 1MHz) ; mật đọ tích hợp lớn, công suất tiêu thụ nhỏ, dễ chế tạo. Tuy nhiên, họ PMOS tại không tương thích với họ TTL đòi hỏi cần nhiều nguồn điện áp nối khác nhau. Các P loại chậm, rẻ tiền thường dùng để chế tạo bằng công nghệ này. Ví dụ: NEC COM 43/44/45 và TMS 1000. 2.1.2 Họ NMOS: Kênh dẫn trong MOSFET này là kênh điện từ n do đó đạt được tốc độ dịch chuyển cao hơn PMOS hàng chục lần. Mật độ tích hợp rất lớn. Ví dụ: RAM 256 Kbit thích hợp cho các VLSI, công suất tiêu thụ tương đương PMOS: trung bình 0.2mW/cổng. NMOS nói chung là tương thích với TTL chỉ cần một nguồn nuôi duy nhất trong nhiều trường hợp. Cải tiến của họ này có các loại sau: HMOS, XMOS, VMOS có mật độ tích hợp cao hơn, công suất tiêu thụ ít hơn, tần số làm việc lớn hơn. Các LSI, VLSI và các P 16, 32 bit thường được chế tạo bằng NMOS. Ví dụ: 8080/ 8085 / 8086 , Z80 / Z8000 / Z80000 , MC 6800 / 68000 , NS 26000 / 32000… Một số mạch logic dùng họ NMOS:
Hình 2.1: Cổng logic dùng NMOS kênh cảm ứng. a, Cổng NOT; b, Cổng NOR ;c, Cổng NAND. Trong mạch hình 2.1a cổng NOT được thực hiện nhờ công nghệ NMOS kênh cảm ứng (kênh chỉ có tín hiệu thích hợp cực tính dương xuất hiện ở đầu vào, các vi điện tử số dựa trên cấu trúc này ký hiệu là E/EMOS). Mạch gồm 2 MOSFET: T2 làm chuyển mạch còn T1 làm tải cố định và luôn dẫn, điện trở của T1 khoảng 100 k. Ngõ vào mạch đặt ở cực G của T2, còn ngõ ra lấy ở điểm chung của cực S T1 và cực D T2. Nguồn phân cực cho mạch giả sử dùng 10V. Khi VA = 10 V, ngõ vào mức cao kích cho T2 dẫn, trở trên T2 còn khoảng 1K cầu phân áp giữa RT1 và RT2 cho phép áp ra còn khoảng 0,1V tức là ngõ ra ở mức thấp Khi VA = 0V, ngõ vào ở mức thấp, T2 ngắt, trở trên nó khá lớn khoảng 1010 . Cầu phân áp RT1 và RT2 sẽ đặt áp ngõ ra xấp xỉ nguồn, tức là ngõ ra ở mức cao. Vậy mạch hoạt động như một cổng NOT. Cổng NOT được xem là mạch cơ bản nhất của công nghệ MOS. Nếu ta thêm T3 mắc nối tiếp và giống với T2 thì sẽ được cổng NAND. Nếu ta mắcT3 song song và giống với T2 thì sẽ được cổng NOR. Cổng AND và cổng OR được tạo ra bằng cách thêm cổng NOT ở ngõ ra của cổng NAND và cổng NOR vừa được tạo ra.
Những loại SOSMOS (CMOS trên Saphỉre) và họ HCMOS gần đây đã đạt được tốc độ xấp xỉ TTL trong khi mật độ tích hợp rất cao (như PMOS). Nhược điểm của chúng là khi làm việc ở 5V thích hợp với TTL thì tốc độ bị giảm đi nhiều. a. Phân loại: Có nhiều loại IC logic CMOS với cách đóng vỏ (package) và chân ra giống như các IC loại TTL. Các IC có quy mô tích hợp nhỏ SSI vỏ DIP (dual inline package): với hai hàng chân thẳng hàng 14 hay 16 được dùng phổ biến.
Hãng RCA của Mỹ đã cho ra đời loại CMOS đầu tiên lấy tên CD4000A. Về sau RCA có cải tiến để cho ra loạt CD4000B có thêm tầng đệm ra, sau này hãng lại bổ sung thêm loạt CD4500, CD4700. Hãng Motorola (Mỹ) sau đó cũng cho ra loạt CMOS MC14000, MC14000B, MC14500 tương thích với sản phẩm cũ của RCA. Каталог: Documents -> dien Documents -> Qcvn 01 -124: 2013/bnnptnt Documents -> TIẾp cận c-d-i-o đỂ NÂng cao chất lưỢng đÀo tạO Documents -> TIÊu chuẩn quốc gia tcvn 5624-1 : 2009 Documents -> BỘ lao đỘng thưƠng binh và Xà HỘI dien -> Gx Chöông 1: khaùi nieäm chung veà khí cuï ÑIEÄN. Bài 1 : Khái Niệm, Phân Loại 1 Khái niệm dien -> Đề cương bài giảng Điện tử công suất Nghề Đcn bàI 1: TỔng quan về ĐIỆn tử CÔng suấT dien -> 1. khái niệm chung về kỹ thuật lắp đặt điện A. Tổ chức công việc lắp đặt điện dien -> Biên soạn: Lê Ân Tình Chuyên đề lập trình cỡ nhỏ chưƠng I: giới thiệu chung về BỘ ĐIỀu khiển lập trình cở nhỏ tải về 1.11 Mb. Chia sẻ với bạn bè của bạn:
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
