CHƯƠNG 7: CHUYỂN ĐỔI TÍN HIỆU

Các đại lượng vật lý được theo dõi, đo lường, ghi lại, tính toán …cần được biểu diễn bằng giá trị thực của chúng một cách chính xác để thuận lợi cho việc xử lý kết quả. Có hai cách biểu diễn đại lượng này:

- Biểu diễn ở dạng tương tự: khi hàm biểu diễn và đại lượng biến thiên theo thời gian cùng một cách thức ta có tín hiệu tương tự hay tín hiệu analog mô tả biểu diễn đại lượng cần xử lý, ví dụ như hiệu điện thế ở đầu ra của một micro có thể biến thiên liên tục trong khoảng giá trị từ 0 tới khoảng 100mV, biểu diễn tiếng nói của người đang sử dụng micro, hoặc kim đồng hồ đo tốc độ biến thiên liên tục khi một chiếc ô tô đang chạy để biểu diễn tốc độ của ôtô trong khoảng từ 0 đến 100km/h…

- Biểu diễn đại lượng ở dạng số khi đó hàm biểu diễn sẽ biến thiên không liên tục theo thời gian và người ta dùng các ký tự bằng số để mô tả biểu diễn nó, ta nhận được tín hiệu số hay tín hiệu Digital với đặc trưng là sự biến thiên theo từng bước rời rạc.

Tương ứng với điều trên, một mạch điện tử, một thiết bị hay hệ thống điện tử làm nhiệm vụ xử lý các tín hiệu thuộc loại nào sẽ mang tên tương ứng của loại đó: là hệ thống tương tự và hệ thống số. Nhìn chung thế giới hiện thực xung quanh là thế giới tương tự, tức là các đại lượng xung quanh ta có bản chất là tương tự tác động đến đầu vào và yêu cầu xuất hiện ở đầu ra một hệ thống gia công xử lý tin tức. Kỹ thuật xử lý số tín hiệu dùng các hệ thống số như vậy có vai trò trung gian trong ba bước:

• 
  Biến đổi đại lượng đầu vào tự nhiên dạng tương tự thành tín hiệu số tương ứng, rồi sau đó đưa vào hệ thống số (máy tính số chẳng hạn) xử lý. Chúng ta gọi sự chuyển đổi từ tín hiệu tương tự thành tín hiệu số là chuyển đổi AD, và mạch điện thực hiện sự biến đổi đó gọi là ADC (Analog Digital Conventer)
  
• 
  Xử lý thông tin tín hiệu số vừa nhận được, đây là nhiệm vụ chính của hệ thống số. Tại đây các đại lượng được gia công, xử lý, và được truyền đi đến đầu ra để chuyển đổi về dạng tương tự. Chúng ta gọi sự chuyển đổi từ tín hiệu số thành tín hiệu tương tự là chuyển đổi DA và mạch điện thực hiện sự biến đổi đó gọi là DAC (Digital Analog Conventer)
  
• 
  Biến đổi ở cổng ra tín hiệu dạng số về dạng tương tự, ở đây hệ thống số là việc biến đổi tín hiệu số (kết quả xử lý) thành tín hiệu tương tự.
  

Nguyên nhân của việc làm 3 bước trung gian xử lý tín hiệu số xuất phát từ:

• 
  Thói quen từ bản chất của con người “số hóa” các đại lượng cần quan tâm xử lý, ví dụ như khi ta nói nhiệt độ phòng là 25⁰C thực ra chỉ là con số gần đúng đã được làm tròn của giá trị thực đang có.
  
• 
  Kỹ thuật xử lý số thể hiện nhiều ưu điểm vượt trội so với các phương pháp xử lý truyền thống trước đây: dễ dàng hơn trong thiết kế, thuận lợi trong lưu giữ thông tin theo thời gian, tính chính xác và độ tin cậy đạt được cao, có thể lập trình để xử lý tự động, ít chịu ảnh hưởng của tác động lạ (nhiễu)…
  

- Thực hiện việc rời rạc hóa tín hiệu tương tự bằng cách lấy mẫu các giá trị của nó ở những thời điểm xác định. Bước này cần chú ý làm giảm tới mức tối thiểu việc mất mát thông tin, muốn vậy thì chu kỳ (nhịp) lấy mẫu phải mau hơn hai lần chu kỳ mau nhất của tín hiệu (f_mẫu ≥ 2f_max).

- Thực hiện việc làm tròn (lượng tử hóa) các giá trị mẫu đã lấy. Muốn vậy cần chọn ra một đơn vị rời rạc nhỏ nhất về độ lớn được gọi là 1 bước (một giá trị) lượng tử cùng đơn vị đo với các giá trị đã rời rạc ở trên và đánh giá chúng bằng bao nhiêu lần phần nguyên giá trị lượng tử.

- Thực hiện việc biểu diễn các giá trị vừa làm tròn thành các ký số trong hệ thống số đếm được lựa chọn, ví dụ trong hệ thập phân hay trong hệ đếm nhị phân công việc này gọi là mã hóa các giá trị làm tròn đã chọn.

Chuyển đổi số sang tương tự là quá trình lấy một giá trị được biểu diễn dưới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. Hình 7.2 minh họa sơ đồ khối của một bộ chuyển đổi DAC. Hình 7.2. Sơ đồ khối của một DAC.

Độ phân giải (resolution) của bộ biến đổi DAC là tỉ số giữa giá trị cực tiểu đối với giá trị cực đại của điện áp đầu ra. Về trị số tỉ số này tương ứng với giá trị cực tiểu đối với giá trị cực đại của tín hiệu số đầu vào.

Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thường ấn định độ phân giải của DAC ở dạng số bit. DAC 10 bit có độ phân giải tinh hơn DAC 8 bit. DAC có càng nhiều bit thì độ phân giải càng tinh hơn.

Độ phân giải luôn bằng trọng số của LSB. Còn gọi là kích thước bậc thang (step size), vì đó là khoảng thay đổi của V_out khi giá trị của đầu vào số thay đổi từ bước này sang bước khác.

Dạng sóng bậc thang (hình 7.3) có 16 mức với 16 thạng thái đầu vào nhưng chỉ có 15 bậc giữa mức 0 và mức cực đại. Với DAC có N bit thì tổng số mức khác nhau sẽ là 2^N, và tổng số bậc sẽ là 2^N – 1. Do đó độ phân giải bằng với hệ số tỷ lệ trong mối quan hệ giữa đầu vào và đầu ra của DAC.

Đầu ra tương tự = K.x đầu vào số

           Với K là mức điện thế (hoặc cường độ dòng điện) ở mỗi bậc.

Như vậy ta có công thức tính độ phân giải như sau:

Độ phân giải = (7-1)

Với  là đầu ra cực đại (đầy thang)

                    N là số bit

Nếu tính theo phần trăm ta có công thức như sau: (7-2)

Như hình 7.3 ta có:

  Ví dụ 1: Một DAC 10 bit có kích thước bậc thang = 10mV. Hãy xác định điện thế đầu ra cực đại (đầy thang) và tỷ lệ % độ phân giải.

DAC có 10 bit nên ta có:

Số bậc là 2¹⁰ – 1 = 1023 bậc

Với mỗi bậc là 10mV nên đầu ra cực đại sẽ là 10mVx1023 = 10,23V

Từ ví dụ trên cho thấy tỷ lệ phần trăm độ phân giải giảm đi khi số bit đầu vào tăng lên. Do đó ta còn tính được % độ phân giải theo công thức:

Có nhiều cách đánh giá độ chính xác của bộ DAC. Hai cách thông dụng nhất là sai số toàn thang (full scale error) và sai số tuyến tính (linearity error) thường được biểu biễn ở dạng phần trăm đầu ra cực đại (đầy thang) của bộ chuyển đổi.

• 
  Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị dự kiến (lý tưởng), được biểu diễn ở dạng phần trăm.
  
• 
  Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với kích thước bậc thang lý tưởng.
  

2.2.3. Sai số lệch:

  Theo lý tưởng thì đầu ra của DAC sẽ là 0V khi tất cả đầu vào nhị phân toàn là bit 0. Tuy nhiên trên thực tế thì mức điện thế ra cho trường hợp này sẽ rất nhỏ, gọi là sai số lệch (offset error). Sai số này nếu không điều chỉnh thì sẽ được cộng vào đầu ra DAC dự kiến trong tất cả các trường hợp.

Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra. Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V.

Thời gian ổn định (settling time) là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn là 1. Thực tế thời gian ổn định là thời gian để đầu vào DAC ổn định trong phạm vi ±1/2 kích thước bậc thang (độ phân giải) của giá trị cuối cùng.

Ví dụ:  Một DAC có độ phân giải 10mV thì thời gian ổn định được đo là thời gian đầu ra cần có để ổn định trong phạm vi 5mV của giá trị đầy thang.

Thời gian ổn định có giá trị biến thiên trong khoảng 50ns đến 10ns. DAC với đầu ra dòng có thời gian ổn định ngắn hơn thời gian ổn định của DAC có đầu ra điện thế.

DAC có tính chất đơn điệu (monotonic) nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang.

DAC chất lượng cao yêu cầu sự ảnh hưởng của biến thiên điện áp nguồn đối với điện áp đầu ra vô cùng nhỏ. Tỉ số phụ thuộc nguồn là tỉ số biến thiên mức điện áp đầu ra với biến thiên điện áp  nguồn gây ra nó.

Ngoài các thông số trên chúng ta cần phải quan tâm đên các thông số khác của một DAC  khi sử dụng như: các mức logic cao, thấp, điện trở, điện dung, của đầu vào; dải rộng, điện trở, điện dung của đầu ra; hệ số nhiệt, …

2.2.6. Tỉ số phụ thuôc nguồn:

2.2.7. Dải động, điện trở, điện dung đầu ra:

…

2.3. Các sơ đồ của bộ biến đổi DAC:

Hình 7.3 là sơ đồ mạch của một mạch DAC 4 bit dùng điện trở và bộ khuếch đại đảo. Bốn đầu vào A, B, C, D có giá trị giả định lần lượt là 0V và 5V.

Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) được dùng làm bộ cộng đảo cho tổng trọng số của bốn mức điện thế vào. Ta thấy các điện trở đầu vào giảm dần 1/2 lần điện trở trước nó. Nghĩa là đầu vào D (MSB) có R_IN = 1k, vì vậy bộ khuếch đại cộng chuyển ngay mức điện thế tại D đi mà không làm suy giảm (vì R_f = 1k). Đầu vào C có R = 2k, suy giảm đi 1/2, tương tự đầu vào B suy giảm 1/4 và đầu vào A giảm 1/8. Do đó đầu ra bộ khuếch đại được tính bởi biểu thức:

dấu âm (-) biểu thị bộ khuếch đại cộng ở đây là khuếch đại cộng đảo. Dấu âm này chúng ta không cần quan tâm.

Như vậy ngõ ra của bộ khuếch đại cộng là mức điện thế tương tự, biểu thị tổng trọng số của các đầu vào. Dựa vào biểu thức (7-4) ta tính được các mức điện áp ra tương ứng với các tổ hợp của các ngõ vào (bảng 7.1).

Bảng 7.1  Đầu ra ứng với điều kiện các đầu vào thích hợp ở 0V hoặc 5V.

Độ phân giải của mạch DAC hình 7.4 bằng với trọng số của LSB, nghĩa là bằng 1/8 x 5V = 0.625V. Nhìn vào bảng 7.1 ta thấy đầu ra tương tự tăng 0.625V khi số nhị phân ở đầu vào tăng lên một bậc.

a. Xác định trọng số của mỗi bit đầu vào ở hình 7.4

b. Thay đổi Rf thành 500. Xác định đầu ra cực đại đầy thang.

Giải:

a. MSB chuyển đi với mức khuếch đại = 1 nên trọng số của nó ở đầu ra là 5V. Tương tự như vậy ta tính được các trọng số của các bit đầu vào như sau:

MSB                     #   5V

MSB thứ 2             #   2.5V (giảm đi 1/2)

MSB thứ 3             #   1.25V (giảm đi 1/4)

MSB thứ 4  (LSB)    #   0.625V (giảm đi 1/8)

b. Nếu R_f = 500 giảm theo thừa số 2, nên mỗi trọng số đầu vào sẽ nhỏ hơn 2 lần so với giá trị tính ở trên. Do đó đầu ra cực đại (đầy thang) sẽ giảm theo cùng thừa số, còn lại: -9.375/2 = -4.6875V

2.3.2. DAC R/2R ladder:

Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế. Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu điện trở MSB = 1k trong DAC 12 bit, thì điện trở LSB sẽ có giá trị trên 2M. Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có thể duy trì tỷ lệ chính xác.

Để khắc phục được nhược điểm này, người ta đã tìm ra một mạch DAC đáp ứng được yêu cầu đó là mạch DAC mạng R/2R ladder. Các điện trở trong mạch này chỉ biến thiên trong khoảng từ 2 đến 1. Hình 7.5 là một mạch DAC R/2R ladder cơ bản.



Hình 7.5: Mạch DAC R/2R ladder cơ bản.

Từ hình 7.5 ta thấy được cách sắp xếp các điện trở chỉ có hai giá trị được sử dụng là R và 2R. Dòng I_OUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào nhị phân B₀B₁B₂B₃ chi phối trạng thái của các chuyển mạch này. Dòng ra I_OUT được phép chạy qua bộ  biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện thế ra V_OUT. Điện thế ngõ ra V_OUT được tính theo công thức:

Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15)

        Độ phân giải bằng với trọng số của LSB, ta xác định trọng số LSB bằng cách gán B = 0001₂ = 1. Theo công thức (7-5), ta có:

Độ phân giải =

Đầu ra cực đại xác định được khi B = 1111₂ = 15₁₀. Áp dụng công thức (7-5) ta có:

Đầu ra cực đại =

2.3.3. DAC với đầu ra dòng:

        Trong các thiết bị kỹ thuật số đôi lúc cũng đòi hỏi quá trình điều khiển bằng dòng điện. Do đó người ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng yêu cầu đó. Hình 7.6 là một DAC với ngõ ra dòng tương tự tỷ lệ với đầu vào nhị phân. Mạch DAC này 4 bit, có 4 đường dẫn dòng song song mỗi đường có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân.

Dòng chảy qua mỗi đường là do mức điện thế quy chiếu V_REF và giá trị điện trở trong đường dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cường độ dòng điện cũng có trọng số theo hệ số 2 và tổng cường độ dòng điện ra I_OUT sẽ là tổng các dòng của các nhánh.

Với:

DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán (Op-Amp) như hình 7.7.

Hình 7.7: Nối với bộ đổi dòng điện thành điện thế.

Do đó V_OUT sẽ là mức điện thế tương tự, tỷ lệ với đầu vào nhị phân của DAC.

Hình 7.8 là sơ đồ DAC điện trở hình T 4 bit. Trong sơ đồ có hai loại điện trở là R và 2R được mắc thành 4 cực hình T nối dây chuyền. Các S₃, S₂, S₁, S₀ là các chuyển mạch điện tử. Mạch DAC này dùng bộ khuếch đại thuật toán (Op-Amp) khuếch đại đảo. V_REF là điện áp chuẩn làm tham khảo. B₃, B₂, B₁, B₀ là mã nhị phân 4 bit. Vo là điện áp tương tự ngõ ra. Ta thấy các chuyển mạch chịu sự điểu khiển của số nhị phân tương ứng với các công tắc:  khi B_i = 1 thì công tắc S_i đóng vào V_REF, kho B_i = 0 thì S_i nối đất.

Nguyên lý làm việc của DAC này cũng đơn giản. Người đọc có thể giải thích được hoạt động của mạch dựa trên hình vẽ và những kiến thức đã học. Chúng ta chỉ cần cho lần lượt các bit B_i bằng logic 1 và 0 ta sẽ tính được V_OUT sau đó dùng nguyên xếp chồng ta sẽ tính được điện áp ra:

Biểu thức (7-7) chứng tỏ rằng biên độ điện áp tương tự đầu ra tỉ lệ thuận với giá trị tín hiệu số đầu vào. Chúng ta có thể thấy rằng đối với DAC điện trở hình T N bit thì điện áp tương tự đầu ra V_OUT sẽ là:

Đối với mạch DAC điện trở hình T thì sai số chuyển đổi do các nguyên nhân sau:

• 
  Sai lệch điện áp chuẩn tham chiếu V_REF .
  

Biểu thức trên cho thấy sai số của điện áp tương tự DV_OUT tỉ lệ với sai lệch DV_REF và tỉ lệ thuận với giá trị tín hiệu số đầu vào.

• 
  Sự trôi điểm 0 của khuếch đại thuật toán.
  

• 
  Điện áp rơi trên điện trở tiếp xúc của tiếp điểm chuyển mạch.
  

• 
  Sai số của điện trở.
  

• 
  Tốc độ chuyển đổi:
  

3.1. Sơ đồ khối:

Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện thế vào tương tự sau đó một thời gian sẽ sinh ra mã đầu ra dạng số biểu diễn đầu vào tương tự. Tiến trình biến đổi A/D thường phức tạp và mất nhiều thời gian hơn tiến trình chuyển đổi D/A. Do đó có nhiều phương pháp khác nhau để chuyển đổi từ tương tự sang số. Hình vẽ 7.9 là sơ đồ khối của một bộ ADC đơn giản.

Hoạt động cơ bản của lớp ADC thuộc loại này như sau:

• 
  Xung lệnh START khởi đôïng sự hoạt động của hệ thống.
  
• 
  Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lưu trong thanh ghi.
  
• 
  Số nhị phân trong thanh ghi được DAC chuyển đổi thành mức điện thế tương tự V_AX.
  
• 
  Bộ so sánh so sánh V_AX với  đầu vào trương tự V_A. Nếu V_AX < V_A đầu ra của  bộ so sánh lên mức cao. Nếu V_AX > V_A ít nhất bằng một khoảng V_T (điện thế ngưỡng), đầu dra của bộ so sánh sẽ xuống mức thấp và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này V_AX xấp xỉ V_A. giá dtrị nhị phân ở thanh ghi là đại lượng số tương đương V_AX và cũng là đại lượng số tương đương  V_A, trong giới hạn độ phân giải và độ chính xác của hệ thống.
  
• 
  Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết thúc.
  
• 
  Tiến trình này có thể có nhiều thay dổi đối với một số loại ADC khác, chủ yếu là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi.
  

Độ phân gải của một ADC biểu thị bằng số bit của tín hiệu số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, độ chính xác càng cao.

Mức logic của tín hiệu số đầu ra và khả năng chịu tải (nối vào đầu vào).

Nếu lý tưởng hóa thì tất cả các điểm chuyển đổiphải nằm trên một đường thẳng. Độ chính xác tương đối là sai dsố của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác.

Tốc độ chuyển đổi được xác định thời gian bởi thời gian cần thiết hoàn thành một lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.

Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi nhiệt độ biến đổi 1⁰C trong phạm vi nhiệt độ công tác cho phép với điều kiện mức tương tự đầu vào không đổi.

Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn.

3.3 Các bước chuyển đổi AD:

Quá trình chuyển đổi A/D nhìn chung được thực hiện qua 4 bước cơ bản, đó là: lấy mẫu; nhớ mẫu; lượng tử hóa và mã hóa. Các bước đó luôn luôn kết hợp với nhau trong một quá trình thống nhất.

3.3.1 Định lý lấy mẫu:

Đối với tín hiệu tương tự V_I thì tín hiệu lấy mẫu V_S sau quá trình lấy mẫu có thể khôi phục trở lại V_I một cách trung thực nếu điều kiện sau đây thỏa mãn:

(7-10)       Trong đó:  fS      : tần số lấy mẫu         fImax  : là giới hạn trên của dải tần số tương tự. Hình 7.10 biểu diển cách lấy mẫu tín hiệu tương tự đầu vào. Nếu biểu thức (7-10) được thỏa mãn thì ta có thể dùng bộ tụ lọc thông thấp để khôi phục VI từ VS. Vì mỗi lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng đều cần có một thời gian nhất định nên phải nhớ mẫu trong một khoảng thời gian cần thiết sau mỗi lần lấy mẫu. Điện áp tương tự đầu vào được thực hiện chuyển đổi A/D trên thực tế là giá trị VI đại diện, giá trị này là kết quả của mỗi lần lấy mẫu.

Hình 7.10: Lấy mẫu tương tự tín hiệu đầu vào.

Tín hiệu số không những rời rạc trong thời gian mà còn không liên tục trong biến đổi giá trị. Một giá trị bất kỳ của tín hiệu số đều phải biểu thị bằng bội số nguyên lần giá trị đơn vị nào đó, giá trị này là nhỏ nhất được chọn.

Nghĩa là nếu dùng tín hiệu số biểu thị điện áp lấy mẫu thì phải bắt điện áp lấy mẫu hóa thành bội số nguyên lần giá trị đơn vị. Quá trình này gọi là lượng tử hóa. Đơn vị được chọn theo qui định này gọi là đơn vị lượng tử, kí hiệu D. Như vậy giá trị bit 1 của LSB tín hiệu số bằng D.

Việc dùng mã nhị phân biểu thị giá trị tín hiệu số là mã hóa. Mã nhị phân có được sau quá trình trên chính là tín hiệu đầu ra của chuyên đổi A/D.

Khi nối trực tiếp điện thế tương tự với đầu vào của ADC, tiến trình biến đổi có thể bị tác động ngược nếu điện thế tương tự thay đổi trong tiến trình biến đổi. Ta có thể cải thiện tính ổn định của tiến trình chuyển đổi bằng cách sử dụng mạch lấy mẫu và nhớ mẫu để ghi nhớ điện thế tương tự không đổi trong khi chu kỳ chuyển đổi diễn ra. Hình 7.11 là một sơ đồ của mạch lấy mẫu và nhớ mẫu.

Vào thời điểm lấy mẫu, khóa đóng lại. Tụ C được nạp rất nhanh do rC nhỏ. Tụ nạp đến điện áp bằng với giá trị điện áp của tín hiệu tương tự vào. Quá trình này chính là quá trình lấy mẫu. Sau đó khóa mở ra Do RC rất lớn nên điện áp trên tụ C gần như không thay đổi. Đây chính là giai đoạn giữ mẫu.