Đặc điểm chung của loạt này là

• 
  Điện áp nguồn cung cấp từ 3V đến 18V mà thường nhất là từ 5 đến 15 V.
  
• 
  Công suất tiêu hao nhỏ.
  
• 
  Riêng loại 4000B do có thêm tầng đệm ra nên dòng ra lớn hơn, kháng nhiễu tốt hơn mà tốc độ cũng nhanh hơn loại 4000A trước đó.
  
• 
  Tuy nhiên các loại trên về tốc độ thì tỏ ra khá chậm chạp và dòng cũng nhỏ hơn nhiều so với các loại TTL và CMOS khác. Chính vì vậy chúng không được sử dụng rộng rãi ở các thiết kế hiện đại.
  

• 
  Loại 74CXX:
  

74HCXX có dòng ra lớn và tốc độ nhanh hơn hẳn 74CXX, tốc độ của nó tương đương với loại 74LSXX, nhưng công suất tiêu tán thì thấp hơn. Nguồn cho nó là từ 2V đến 6V.

Còn 74HCTXX chính là 74HCXX nhưng tương thích với TTL nhiều hơn như nguồn vào gần giống TTL: 4,5V đến 5,5V. Do đó 74HCTXX có thể thay thế trực tiếp cho 74LSXX và giao tiếp với các loại TTL rất bình thường.

Ngày nay 74HC và 74HCT trở thành loại CMOS hay dùng nhất mà lại có thể thay thế trực tiếp cho loại TTL thông dụng.

• 
  Loại CMOS tiên tiến 74AC, 74ACT:
  

Chẳng hạn cấu trúc mạch và chân ra được sắp xếp hợp lí giúp giảm những ảnh hưởng giữa các đường tín hiệu vào ra do đó chân ra của 2 loại này khác với chân ra của TTL.

Kháng nhiễu, trì hoãn truyền, tốc độ đồng hồ tối đa đều hơn hẳn loại 74HC, 74HCT.

Kí hiệu của chúng hơi khác một chút như 74AC11004 là tương ứng với 74HC04. 74ACT11293 là tương ứng với 74HCT293.

• 
  Loại CMOS tốc độ cao FACT:
  

• 
  Loại CMOS tốc độ cao tiên tiến 74AHC, 74AHCT:
  

• 
  BiCMOS:
  

• 
  Loại CMOS điện thế thấp:
  

• 
  74LV (low voltage): là loạt CMOS điện thế thấp tương ứng với các vi mạch số SSI và MSI của các công nghệ khác. Nó chỉ hoạt động được với các vi mạch 3,3V khác
  
• 
  74LVC (low voltage CMOS ): gồm rất nhiều mạch SSI và MSI như loạt 74. Nó có thể nhận mức 5V ở các ngõ vào nên có thể dùng để chuyển đổi các hệ thống dùng 5V sang dùng 3,3V khác. Nếu giữ dòng điện ở ngõ ra đủ thấp để điện thế ngõ ra nằm trong 1 giới hạn cho phép, nó cũng có thể giao tiếp với các ngõ vào TTL 5V. Tuy nhiên áp vào cao của các CMOS 5V như 74HC hay 74AHC khiến chúng không thể điều khiển từ các vi mạch LVC.
  
• 
  74ALVC (advanced low voltage CMOS ): là loạt CMOS điện thế thấp, chủ yếu để dùng cho các mạch giao diện bus hoạt động ở 3,3V.
  
• 
  74LVT (low voltage BiCMOS): giống như 74LVC có thể hoạt động ở logic 5V và có thể dùng như mạch số chuyển mức 5V sang 3V.
  

Mạch hình 2.3.a, là dạng cổng NOT dùng công nghệ CMOS (ở đây có cặp MOSFET kênh cảm ứng T₁ loại kênh N, T₂ loại kênh p được chế tạo theo kểi sinh đôi) Nếu không sử dụng điện trở tải R_D mắc ở cực máng của T₁, R_D có giá trị vài chục k và giá trị R_D lớn đảm bảo đặc tính chuyển mạch lúc tĩnh tốt do công suất tieu thụ lúc T₁ nối mạch nhỏ và mức điện thế thấp (Z = 0) ứng với V_Z có giá trị nhỏ, việc chuyển trạng thái của T₁ có độ dốc từ mức 1 về mức 0 lớn nên thời gian trễ nhỏ, chống nhiễu tốt. Tuy nhiên khi tải có tính điện dung (C_tải) (thường gặp trong thực tế đặc biệt với nhóm công nghệ MOS, khi ghép liên tiếp các cổng MOS lại), do quá trình nạp của C_tải qua R_D từ mức Z = 0 đến mức Z = 1 xảy ra chậm vì R_D lớn gây ảnh hưởng nghiêm trọng tới việc chuyển từ mức thấp tới mức cao của V_Z (chuyển giá trị của Z từ o lên 1). Vì các lý do đó người ta thay thế R_D bằng tải T₂.

Mạch hình 2.3.a, T₂ là loại MOS kênh P cảm ứng, các cực cữa G₁, G₂ nối chung và làm đầu vào, các cực D₁ , D₂ nối chung thành đầu ra, khi làm việc S₂ nối cực dương nguồn +V_DD còn S₁ nối với 0V. Chọn V_DD > V_P1 + V_P2 (V_P1 và V_P2 là các điện áp mở của T₁ và T₂ ). Khi A = 0 (V_A ở mức thấp) T₁ ngắt mạch do đó V_GS2=

- V_DD>V_P2 làm T₂ nối mạch, điện thế đầu ra ở mức rất cao Z = 1. Còn khi A = 1 (V_A ở mức cao hơn giá trị V_P1) T₁ nối mạch làm V_GS2 = 0 và T₂ ngắt mạch điện thế đầu ra ở mức thấp.

Như vậy với mọi giá trị A (bằng 0 hay bằng 1) trong cặt T₁, T₂ luôn có một phần tử ngắt mạch, dòng điện tĩnh đi qua chúng xấp xỉ bằng và công suất tiê hao ở chế độ tĩnh đạt nhỏ tới cỡ 10^-6 đến 10^-7W rất có ưu điểm trong chế tạo tích hợp chúng với mật độ lớn thành IC số, đây là công nghệ tiên tiến nhất của IC số.

Mạch hình 2.3.b, sử dụng 2 cặp FET T_A, T_A’ và T_B, T_B’ chế tạo theo công nghệ CMOS. Mạch làm việc như sau: khi có ít nhất một đầu vào ở mức cao (Ví dụ A = 1) T_A nối mạch và Z ở mức thấp (Z = 0). Khi A = B = 0 cả T_A và T_B ngắt mạch Z, chuyển lên mức điện thế cao (Z = 1). Cổng hoạt động tuân theo qui luật của bảng chân lý hàm NOR.

Đường nét đứt là các đầu vào A, B sử dụng các diode D_A, D_A’ và D_B, D_B’ có nhiệm vụ bảo vệ cữa vào chống bị đánh thủng lớp điện môi cách ly cực G và kênh hay đánh thủng tĩnh điện với lớp này.

b, Các IC CMOS:

Có rất nhiều IC loại CMOS có mã số và chức năng logic tương tự như các IC TTL chẳng hạn bên TTL IC 4 cổng nand 2 ngõ vào là 7400, 74LS00, 74AS00,... thì bên CMOS cũng tương tự có 74C00, 74HC/HCT00, 74AC11000,... Tuy nhiên không phải tất cả bên TTL có thì bên CMOS cũng có. CMOS cũng còn có những loại riêng, chẳng hạn với cổng nảy schmitt trigger ngoài 74HC/HCT14 gồm 6 cổng đảo, 74HC/HCT132 gồm 4 cổng nand 2 ngõ vào  còn có 4014, 4534 cũng gồm 6 cổng đảo, 4093 cũng gồm 4 cổng nand 2 ngõ vào; hay 4066 là cổng truyền 2 chiều số tương tự vv...

2. 
   Công nghệ lưỡng cực:
   

Mạch ở hình 2.5  hoạt động như một cổng AND. Thật vậy, chỉ khi cả hai đầu A và B đều nối với nguồn, tức là để mức cao, thì cả hai diode sẽ ngắt, do đó áp đầu ra Y sẽ phải ở mức cao. Ngược lại, khi có bất cứ một đầu vào nào ở thấp thì sẽ có diode dẫn, áp trên diode còn 0,6 hay 0,7V do đó ngõ ra Y sẽ ở mức thấp.

Hình 2.5. Cổng AND

Hình 2.6 là một mạch thực hiện chức năng của một cổng logic bằng cách sử dụng trạng thái ngắt dẫn của transistor.

Hai ngõ vào là A và B, ngõ ra là Y.

Phân cực từ hai đầu A, B để Q hoạt động ở trạng thái ngắt và dẫn bão hoà: Cho     A = 0, B = 0  Q ngắt, Y = 1             A = 0, B = 1  Q dẫn bão hoà, Y = 0             A = 1, B = 0  Q dẫn bão hoà, Y = 0             A = 1, B = 1  Q dẫn bão hoà, Y = 0		Hình 2.6. Cổng RTL
Có thể tóm tắt lại hoạt động của mạch qua bảng dưới đây A B C 0 0 1 1 0 1 0 1 1 0 0 0	Nghiệm lại thấy mạch thực hiện chức năng như một cổng logic NOR. Vì có cấu tạo ở ngõ vào là điện trở, ngõ ra là transistor nên mạch NOR trên được xếp vào dạng mạch RTL. Với hình trên, nếu mạch chỉ có một ngõ vào A thì khi này sẽ có cổng NOT, còn khi thêm một tầng transistor trước ngõ ra thì sẽ có cổng OR.

2.2.3 Họ DTL: (Diode Transistor Logic):

Để có cổng logic loại DTL, ta thay hai R bằng hai diode ở ngõ vào của mạch RTL (hình 2.7).

Khi A ở thấp, B ở thấp hay cả 2 ở thấp thì diode dẫn làm transistor ngắt do đó ngõ ra Y ở cao. Khi A và B ở cao thì cả hai diode ngắt => Q dẫn => y ra ở thấp Rõ ràng đây là 1 cổng NAND dạng DTL (diode ở đầu vào và transistor ở đầu ra).

Hình 2.7. Cổng DTL

Đặc điểm: Các transistor đều làm việc ở chế độ không bão hòa. Do vậy tốc độ chuyển biến nhanh (t_c.mạch < 1ns), công suất tiêu thụ lớn (trung bình 25mW/cổng), khó đạt được mật độ tích hơp cao. Chế tạo phức tạp. Điện áp nguồn -5,2V, không tương hợp với các họ khác về mặt logic.

Ở mạch 2.3.a, T₁, T₂ là hai transistor tại hai cổng ra của 2 vi mạch khi đấu hai đầu ra của chúng với nhau ta được Z = A + B. Khi sử dụng ECL chỉ có thể dùng 1 IC với 2 cổng vào A và B và 2 cổng ra trong đó có một cổng ra thực hiện hàm Z, (cổng ra còn lại thực hiện hàmZ ).

Ở mạch 2.3.b, là cổng OR – NOR có tốc độ làm việc nhanh nhất trong các loại cổng logic. T₁, T₂ là transistor đầu vào, T₃ là transistor chuẩn kết hợp với T₁ hoặc T₂ tạo nên tính chất vi sai, T₄ kết hợp bộ chia áp R₅, R₆ và hai diode để ổn định nhiệt. D₁, D₂ có nhiện vụ tạo ra một điện áp chuẩn có giá trị 1,175V tại cực E của T₄ U_BB = -1,175V (đây là giá trị điện áp đã được chọn kỹ để thõa mãn các mức logic và chống tạp âm), T₅, T₆ là các transistor ở đầu ra Z₂ và Z₁ tương ứng.

Khi A và B ở điện thế rất thấp (< - 1,25V tương ứng A = B = 0) T₁ và T₂ ngừng dẫn điện, T₃ dẫn dòng (nhưng không bão hòa) có V_C3  - 1V và V_E3  1,9V (do U_BB duy trì) đầu ra Z₁ khi đó ở mức thấp: V_C3 – V_BE6  -1,65V đồng thời đầu ra ở mức điện thế cao (- 0,75V) vì V_C1 = V_C2 = 0V.

Khi có một đầu vào (ví dụ A) có điện thế bớt âm đi (A = 1) T₁ đẫn điện vì đủ điện thế V_BE1 dòng I_C1  I_C3  dẫn tới V_C1 V_C3 tới lúc T₃ ngừng dẫn (khi V_A đạt cỡ - 1V) đầu ra Z₁ nâng lên mức – 0,75V (Z = A + B = 1), còn đầu ra có điện thế giảm tới – 1,65V ứng với giá trị Z₂ = 0. Hoàn toàn tương tụ với B = 1 hay A = B = 1, đó là bảng chân lý của cổng NOR (với Z₂) và cổng OR (với Z₁).

Nhờ cặp T₅, T₆ tổng đện trở ra của mạch (mắc CC) nhỏ cỡ 15 nhờ đó có tác động nhanh, có hai đầu ra liên hợp thuận tiện cho việc sử dụng, có tổng trở đầu vào lớn (cỡ 100K). Tuy nhiên cấu trúc 2.3b dùng nguồn âm mạch phức tạp và khó phối kết hợp với các cổng logic khác.

Các mạch RTL, DTL ở trên đều có khả năng thực hiện chức năng logic nhưng chỉ được sử dụng ở dạng đơn lẻ không được tích hợp thành IC chuyên dùng bởi vì ngoài chức năng logic cần phải đảm bảo người ta còn quan tâm tới các yếu tố khác như:

• 
  Tốc độ chuyển mạch (mạch chuyển mạch nhanh và hoạt động được ở tần số cao không).
  
• 
  Tổn hao năng lượng khi mạch hoạt động (mạch nóng, tiêu tán mất năng lượng dưới dạng nhiệt).
  
• 
  Khả năng giao tiếp và thúc tải, thúc mạch khác.
  

Họ này được dùng rộng rãi trong mọi lĩnh vực và đã trở thành một tiêu chuẩn: gọi là sự tương hợp TTL để xét các họ khác về mức logic:

“0” : 0V ÷ 0.8V

“1” : 2.4V ÷ 5V

Đặc điểm: transistor làm việc trong chế độ bão hòa nê thời gian trễ lớn khoảng vài nanô giây, công suất tiêu thụ nhỏ hơn công suất tiêu thụ của mạch ECL vài lần; mật đọ tích hợp cao. TTL chỉ dùng một nguồn điện áp nuôi duy nhất là 5V.

Một số ký hiệu của họ TTL:

Theo nhiệt độ ta có các loại sau:

74 : 0⁰C ÷ 70⁰C

84 : -25⁰C ÷ 85⁰C

54 : -55⁰C ÷ 125⁰C

Quá trình cải tiến TTL di theo 2 hướng chính:

Tăng tốc độ: Dùng diode Schottky (tạ bỡi ghép một chất bán dẫn và kim loại). Đặc điểm của diode Schottky là thời gian trễ rất nhỏ. Nhờ diode, transistor không làm việc ở cế độ bão hòa do vậy tăng tốc độ lên (3ns) nhưng lại tiêu tốn điện năng gấp đôi (20mW/cổng). Mới nhất là TTL – AS(Avanced Schottky) nhanh gần bằng ECL (1,2ns).

Giảm công suất tiêu thụ ít hơn 10 lần (1mW/cổng) song lại chậm hơn 3 lần (30ns).

Kết hợp cả hai hướng cải tiến này đã có:

TTL – LS (10ns, 2mW/cổng)

TTL – ALS (3ns, 1.25mW/cổng)

Ngoài ra người ta cũng chế tạo các TTL công suất cao dùng cho các mạch đòi hỏi công suất lớn. Ví dụ: 74H00.

TTL là loại vi mạch đang được sử dụng rộng rãi các mạch ra của họ TTL có nhiều loại khác nhau.

Mạch điện hình 2.4 là cấu trúc cổng NAND loại TTL gồm 3 phần chính: T₁ (loại transistor nhiều cực E) kết hợp R₁ có chức năng 1 cổng AND có hai cữa vào A và B, T₂ kết hợp với R₂ và R₃ tạo ra một tầng khuếch đại đệm đảo pha phân tải chế độ đóng ngắt để làm nguồn tín hiệu điều khiển mạch điện tầng ra T₄ và T₅ làm việc ở chế độ đóng ngắt kiểu đẩy kéo (luân phiên nhau) nhờ hai tín hiệu ngược pha nhau xuất hiện trên cực C và E của T₂. Khi có ít nhất một đầu vào ở mức thấp, T₁ sẽ dẫn điện bão hòa theo đầu vào này kéo theo T₂ và T₅ ngắn mạch, T₃ và T₄ nối mạch đầu ra ở mức cao (Z = 1).

Khi tất cả đầu vào ở mức cao (A = B = 1) T₁ ngắt mạch đẩy T₂ và T₅ nối mạch, T₃ và T₄ ngắn mạch, đầu ra ở mức thấp (Z = 0) chính là chức năng của cổng NAND. Việc tính toán chi tiết với giả thiết khi A ở mức thấp V_A = 0,3V thì V_B1 = 1V và I_B1 = 1,33mA, T₁ bão hòa sâu với V_CE1  0,1V và V_B2 = V_A + V_CE1 = 0,4V làm T₂ và T₅ ngắt, T₃ và T₄ nối mạch I_B3 rất nhỏ nên V_B3  5V, do đó V_Z = V_B3 – V_B4 = 5V – 1,4V = 3,6V tức là Z ở mức cao (Z = 1).

Để nâng cao chất lượng cổng NAND (với vai trò là cổng phổ biến nhất trong các cổng cơ bản đã nêu) về các mặt: tốc độ chuyển trạng thái nhanh, tiêu hao năng lượng ít, năng lực chống nhiễu tốt và tăng mật độ thích hợp phối ghép trong IC số, người ta tìm cách cải tiến mạch hình 2.4 theo hướng chống bão hòa cho T₁ T₂ T₃ và T₅ nhờ diode Schottky phân dòng I_B transistor, bổ sung một transistor T₅ làm nguồn phóng điện cho base của T₅ nhờ đó tăng độ dốc của đặc tính tryền đạt điện áp.

• 
  Quy mô tích hợp các IC TTL:
  

Có nhiều mạch khác sẽ tích hợp nhiều cổng hơn và tất nhiên thành phần chính của những mạch này sẽ là các transistor và quy mô tích hợp có  thể từ hàng trăm đến hàng trăm triệu transistor trên một phiến bán dẫn, chỉ được đặt trong một vỏ bọc không lớn quá vài xen ti mét vuông. Chẳng hạn

Các mạch chuyển đổi mã, dồn tách kênh, mạch logic và số học mà chúng ta sẽ tìm hiểu ở phần sau thuộc loại tích hợp cỡ vừa, một số là loại tích hợp cỡ lớn : large scale integration (LSI) vì cấu trúc mạch gồm khoảng từ 12 đến 100 cổng cơ bản (MSI) hay 100 đến 1000 cổng cơ bản (LSI)

Các mạch nhớ, vi điều khiển, vi xử lí, lập trình có thể tích hợp từ hàng ngàn đến hàng triệu cổng logic trong nó và được xếp vào loại tích hợp cỡ rất lớn (VLSI) siêu lớn (ULSI).

CHƯƠNG 3: MẠCH TỔ HỢP

Trong phần này chúng ta sẽ xét tới các cổng logic tổ hợp được tích hợp trong một chip (IC) cỡ vừa (MSI) có chứa khoảng vài chục đến vài trăm cổng logic cơ bản đã xét ở chương 2. Nhóm linh kiện này được chế tạo nhằm thực hiện một số các hoạt động truyền tải biến đổi các dữ liệu thông tin nhị phân, xử lý chúng theo một cách thức nào đó, bao gồm các nhiệm vụ chủ yếu sau:

• 
  Mã hóa và giải mã các luồng ký tự nhị phân (gọi chung là các quá trình biến đổi mã) mà phần lý luận đã đề ra trong chương 1.
  
• 
  Dồn kênh và phân kênh để chọn hoặc chia tách các luồng số nhị phân theo những yêu cầu nhất định để định tuyến cho chúng trong việc truyền dẫ thông tin.
  
• 
  Các phép so sánh số để đánh giá định tính và định lượng trọng số của số nhị phân.
  
• 
  Truyền dữ liệu thông qua kênh thông tin chung.
  
• 
  Logic tổi hợp có thể lập trình được PLA.
  
• 
  Quan sát và phân tích để xử lý lỗi trong các mạch số …