Chương 1: CƠ SỞ KỸ thuật số giới thiệU

Khi trị số ổn định của tín hiệu đầu ra một mạch logic ở một thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị của tín hiệu số đầu vào ở thời điểm đó ta gọi đó là mạch tổ hợp. Các trạng thái của mạch điện ở trước thời điểm xét (trước khi có tác động ở đầu vào) không ảnh hưởng gì đến trạng thái đầu ra. Đặc điểm quan trọng là mạch tổ hợp được cấu tạo từ các cổng logic cơ bản đã xét.

1. 
   Phân tích các chức năng logic của một mạch đang xét đã có sẵn gồm các bước chính sau:
   

• 
  Từ yêu cầu thực tế ta lập bảng trạng thái mô tả hoạt động của mạch, viết biểu thức hàm tuần tự từ đầu vào đến đầu ra.
  
• 
  Dùng các phương pháp tối thiểu để tối thiểu hóa hàm đại số logic.
  
• 
  Thiết kế mạch logic tổ hợp.
  

2. 
   Thiết kế mạch logic tổ hợp: Xuất phát từ bài toán nhiệm vụ logic muốn đạt được, từng bước tìm ra mạch điện tử số thực hiện.
   

• 
  Phân tích các yêu cầu (vấn đề logic thực) xác định các biến số đầu vào biểu diễn đối tượng trạng thái (nguyên nhân, kích thích), xác định hàm số ở đầu ra (kết quả cần có, tải). Xác định mối quan hệ hàm - biến là loại quan hệ logic gì
  
• 
  Liệt kê bảng chân lý giữa các trạng thái đối tượng (biến) và qua quan hệ logic xác định trạng thái hàm kết quả, thay giá trị 0,1 cho trạng thái hàm và biến (điều này cho người thiết kế qui định).
  
• 
  Tiến hành tối thiểu hóa hàm ra đã có.
  
• 
  Vẽ sơ đồ logic từ các cổng cơ bản.
  

Ví dụ: Cần thiết kế một mạch điện có yêu cầu như sau: gồm 2 công tắc nối tiếp A và B, một công tắc C đấu song song với A và B tới 1 thắp sáng đèn Z. Hình 3.1.

Z = AB C + A B C + AB C + A BC + A B C.

Ví dụ 2: Ta hãy xét bài toán khi chỉ có công tắc A nối tiếp với công tắc B điều khiển đèn Z.

Sau khi liệt kê các trạng thái và lập bảng chân lý , ta có:

Trường hợp 1, ta có bảng 3.2b khi:

Trạng thái tắt và ngắt biểu diễn giá trị 0.

Trạng thái nối và sáng biểu diễn giá trị 1.

a, Công tắc A Công tắc B Bóng Z Ngắt Ngắt Tắt Ngắt Nối Tắt Nối Ngắt Tắt Nối Nối Sáng

b, A B Z1 0 0 0 0 1 0 1 0 0 1 1 1

c, A B Z2 1 1 1 1 0 1 0 1 1 0 0 0

d, A B Z3 0 0 1 0 1 1 1 0 1 1 1 0

A B Z4 1 1 0 1 0 0 0 1 0 0 0 1

Giá trị 0 biểu thị nối và sáng.

Giá trị 1 biểu thị ngắt và tắt.

Trường hợp 3, ta có bảng 3.2d khi:

Giá trị 0 biểu thị ngắt và sáng.

Giá trị 1 biểu thị nối và tắt.

Trường hợp 4, ta có bảng 3.2e khi:

Giá trị 0 biểu thị nối và tắt.

Giá trị 1 biểu thị ngắt và sáng.

Kết quả là quan hệ hàm Z có thể là Z₁ hoặc Z₂ hoặc Z₃ hoặc Z₄ tùy thuộc bài toán ta đã gán cho các trạng thái nối, ngắt, sáng, tắt các giá trị 0 và 1 quy ước khác nhau. Thường phải xuất phát từ trạng thái tích cực (cần quan tâm) của Z là cao hay thấp để quy định cho hợp mục đích.

Mạch cộng số học là mạch điện tử cơ bản để từ đó có thể thực hiện các phép toán số học khác trong số nhị phân. Đây là cơ sở để xây dựng đơn vị luận lý và số học (ALU) trong P (micro Processor) hoặc CPU (Centre Processing Unit) trong các thiết bị số.

Mạch bán tổng thực hiện cộng hai số nhị phân tự nhiên 1 bit có bảng chân lý và mạch thực hiện cho trên hình 3.2 gồm 2 đầu vào số liệu là a, b , hai đầu ra là s (tổng) và c là số nhớ.

Dựa vào bảng trạng thái của mạch ta có phương trình logic:

S = a.b + a .b = a.b + b.b + a .b + a.a.

= b (a + b) + a (a + b) = (a +b)(a + b)

 S = ab (a + b) = a  b

C = a.b

Hình 3.2: Mạch cộng 1 bit.

Hình 3.3: Sơ đồ mạch cộng bán phần.

Bảng trạng thái a b s c 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

2.1.2. Mạch cộng đầy đủ: (FA: Full Adder)

Sơ đồ khối và bảng trạng thái của mạch:

Trong đó:

• 
  C_n+1: số nhớ của lần cộng trước đó.
  
• 
  C_n : số nhớ của lần cộng hiện tại.
  
• 
  S_n : Tổng hiện tại.
  

S_n = f(a_n, b_n , c_n-1)

C_n = f(a_n, b_n , c_n)

Lập bảng Karnaugh và tối thiểu hóa, ta có:

Sử dụng HA để thực hiện FA:

• 
  Một số IC làm phép cộng toàn phần: 7480 (1bit), 7482 (2bit), 7483/LS83/283 (4bit):
  

  Trong đó 2 số 4 bit vào là A₄A₃A₂A₁ và B₄B₃B₂B₁

        Số nhớ ban đầu là C₀

        Vậy tổng ra sẽ là C₄S₄S₃S₂S₁, với C₄ là số nhớ của phép cộng

Ta cũng có thể nối chồng IC cộng lại với nhau để cho số bit gấp đôi. Khi đó bit MSB (C₄) của tầng đầu được nối tới ngõ vào nhớ ban đầu (C₀) của tầng sau.



Hình 3.6. Mạch logic của 74LS83.

  Bảng sự thật của mạch cộng 4 bit 74LS83

  Cộng nối tiếp:

Khi này 2 bit LSB của các số được cộng trước, bit LSB của tầng được đưa ra 1 ghi dịch còn số nhớ sẽ quay trở về cộng chung với 2 bit kế tiếp bit LSB và cứ vậy cho đến 2 bit cuối cùng được cộng. Mạch ghi dịch ngõ ra dịch chuyển sang phải qua mỗi lần cộng sẽ cho ra kết quả cộng số nhớ cuối cùng trở thành bit MSB của tổng ra. Rõ ràng mạch thực hiện phép tính chậm hơn so với cộng song song, nó cũng cần 1 xung nhịp để giữ cho các mạch làm việc động bộ.

Làm sao để 8 người ở 1 đầu nói và nghe được 8 người ở đầu bên kia cùng một lúc?. Ta không thể dùng 8 đường dây để kết nối cho 8 đường tín hiệu được vì tốn kém, bị nhiễu giữa các đường dây hay suy giảm tín hiệu trên đường dây đặc biệt khi khoảng cách truyền xa lên hay có nhiều hơn số đường cần truyền (16, 32, 100,…). Có 1 cách là ghép các đường tín hiệu lại với nhau để giảm bớt số đường truyền và rõ ràng bên nhận được cũng phải tách đường nhận được trở lại 8 đường tín hiệu ban đầu nhưng để không lẫn lộn giữa các đường tín hiệu ghép lại thì cần phải đặt cho mỗi đường một mã riêng.

Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi là mạch dồn kênh còn mạch điện tử sẽ tách đường nhận được ra nhiều đường tín hiệu ban đầu được gọi là mạch tách kênh. Mạch dồn kênh và tách kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,…

Với tần số hoạt động được của các IC mạch số hàng Mhz trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời. Phần này ta sẽ tìm hiểu về các mạch dồn kênh, tách kênh dùng IC số và những ứng dụng liên quan.

  Vậy mạch dồn kênh là gì?

   Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào trong các đường ngõ vào do các ngõ chọn quyết định.

Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn và cho phép đưa tới ngõ ra.

   Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, …Nói chung là từ 2ⁿ sang 1. Mục dưới sẽ nói đến mạch dồn kênh 4 sang 1Xét mạch chọn kênh đơn giản có 4 ngõ vào và 1 ngõ ra như hình vẽ bên:

Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic. Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y. Như vậy tổng quát nếu có 2ⁿ ngõ vào song song thì phải cần n ngõ điều khiển chọn.

Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G: được gọi là ngõ vào cho phép (enable) hay xung đánh dấu (strobe). Mạch tổ hợp có thể có 1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp. Như mạch dồn kênh ở trên,  nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch)

Như vậy khi G = 0      

        S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y

        S1S0 = 01, dữ liệu ở I1 sẽ đưa ra ở Y

        S1S0 = 10, dữ liệu ở I2 sẽ đưa ra ở Y

        S1S0 = 11, dữ liệu ở I3 sẽ đưa ra ở Y

Do đó biểu thức logic của mạch  khi có thêm ngõ G là

        Y =G.S₁S₀I₀ + G.S₁SI₁ + G.S₁S₀I₂ + G.S₁S₀I₃

Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái  ở trên, viết biểu thức logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Karnaugh.

Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic. Cấu tạo logíc của mạch như sau: (lưu ý là trên hình không xét đến chân cho phép G).

  Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào các cồng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND cho 1 trong các đường I ra ngoài. Vậy mạch trên cũng có thể vẽ lại như sau:

Hình 3.8 Cấu trúc mạch dồn kênh 4 sang 1

Hình 3.9 Dồn kênh 4 sang 1 từ bộ giải mã 2 sang 4

• 
  74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu.
  

• 
  74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn.
  
• 
  74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. Khi  = 1 thì Y = 0.
  

Các mạch ghép kênh  ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta có thể dùng IC 74LS150 hoặc các IC tương tự, nhưng có 1 cách khác là ghép 2 IC 74LS151.

Sơ đồ ghép như sau:



Hình 3.12. Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151

(74LS151 là IC dồn kênh 8 sang 1)

Chuyển đổi song song sang nối tiếp:

Các dữ liệu nhị phân nhiều bit, chẳng hạn mã ASCII, word,... thường được xử lí song song, tứ là tất cả chúng được làm 1 lúc. Trong máy tính, dữ liệu được di chuyển từ nơi này đến nơi khác cùng 1 lúc trên các đường dẫn điện song song gọi là các bus. Khi dữ liệu được truyền đi qua khoảng cách dài chẳng hạn hàng chục mét thì cách truyền song song không còn thích hợp vì tốn nhiều đường dây, rồi nhiễu, .... Lúc này mạch dồn kênh có thể dùng như mạch chuyển đổi song song sang nối tiếp tương tự như mạch ghi dịch mà ta đã xét ở phần trước.

Cách nối:



Hình 3.13 Chuyển đổi dữ liệu truyền từ song song sang nối tiếp.

Mạch ở hình trên cho phép truyền dữ liệu 16 bit trên đường truyền nối tiếp thông qua IC dồn kênh 74LS150. Tất nhiên cần 1 mạch đếm để tạo mã số nhị phân 4 bit cho 4 ngõ chọn của mạch dồn kênh (chẳng hạn 74LS93). Mạch đếm hoạt động khiến mã chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lại vòng trở lại 0000 đếm lên tiếp khiến dữ liệu vào song song được chuyển đổi liên tiếp sang nối tiếp. Cũng cần phải có một mạch dao động để tạo xung kích cho mạch đếm, nếu tần số dao động tạo xung kích cho mạch đếm  rất lớn thì dữ liệu được luân chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của con người thì dữ liệu dường như được truyền đồng thời. Nguyên lí này được áp dụng cho ghép kênh điện thoại và nhiều ứng dụng khác.

Các mạch dồn kênh với hoạt động logic như đã xét ở trước ngoài cách dùng để ghép nhiều đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôi khi rất dễ dàng vì:

• 
  Không cần phải đơn giản biểu thức nhiều.
  
• 
  Thường dùng ít IC.
  
• 
  Dễ thiết kế.
  

Ví dụ: Thiết kế mạch tổ hợp thoả bảng sự thật sau:

Từ bảng sự thật ta có biểu thức logic là: Y=ABC+ABC+ABC+ABC Đây là biễu thức thuộc dạng tổng của các tích. Như cách thiết kế ở trước ta sẽ sử dụng các cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, còn nếu chuyển sang dùng toàn cổng NAND không thì phải cần tới 3 cổng NAND 2 ngõ vào, 4 cổng NAND 3 ngõ vào và 1 cổng NAND 4 ngõ vào chưa kể là phải đơn giản biểu thức nếu có thể trước khi thực hiện.

Bây giờ ta sẽ sử dụng IC dồn kênh 8 sang 1. 3 ngõ vào A, B, C sẽ được nối tới 3 ngõ chọn của IC, căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì sẽ phải nối ngõ vào ghép kênh tương ứng xuống mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh tương ứng lên nguồn (có thể qua R giá trị 1K). Hình 3.14 sẽ minh hoạ cho cách nối trên và nếu bạn kiểm tra lại sẽ thấy mạch hoàn toàn thoả điều kiện đề ra của bài toán.

Hình 3.14. Thiết kế tổ hợp dùng mạch dồn kênh.

Bộ DEMUX hoạt động ngược lại với MUX tại mỗi thời điểm chỉ tiếp nhận một đầu vào dữ liệu và theo tín hiệu chọn địa chỉ sẽ phân phối dữ liệu này tới một trong nhiều đầu ra của nó. Như vậy mô hình hoạt động của DEMUX giống như như một chuyển mạch hình 3.9 có nhiều tiếp điểm, tín hiệu tại cổng vào dữ liệu chỉ được phép phân phối (truyền) tới 1 trong số N đầu vào do mã địa chỉ đưa tới đầu vào chọn lựa quyết định đầu ra nào được chọn. Với N đầu ra ta sẽ cần n bit để tạo mã địa chỉ cho đầu ra với 2ⁿ ≥ N trong các bộ phận phân phối dữ liệu số.

Xét mạch phân đường đơn giản có 1 ngõ vào và 4 ngõ ra ký hiệu như sau:



Hình 3.15 Mạch phân đường đơn giản từ 1  4

Trong đó:

• 
  x là kênh dữ liệu vào.
  
• 
  y₁, y₂, y₃, y₄ : là các ngõ ra dữ liệu.
  
• 
  c₁, c₂ : là các ngõ vào điều khiển.
  

Lúc đó bản trạng thái mô tả hoạt động của mạch:

y₁ = c₁. c₂ .x

y₂ = c₁. c₂.x

y₃ = c₁c₂.x

y₄ = c₁.c_2.x