Giáo Trình: kỹ thuật số Chương I: HỆ thống số

tải về 1.09 Mb.

trang	5/5
Chuyển đổi dữ liệu	23.08.2016
Kích	1.09 Mb.
	#26883

1 2 3 4 5

- Hoạt động đọc:

Bất cứ khi nào CPU muốn đọc dữ liệu tại một vị trí nhớ cụ thể đều phải diễn ra các buớc sau:

CPU cấp địa chỉ nhị phân của vị trí nhớ chứa dữ liệu cần truy xuất. Nó đặt địa chỉ này lên đường truyền của bus địa chỉ.

CPU kích hoạt các đường truyền tín hiệu điều khiển thích hợp cho hoạt động đọc bộ nhớ.

Vi mạch nhớ giải mã địa chỉ nhị phân nhằm xác định đâu là vị trí nhớ được chọn cho hoạt động đọc.

Vi mạch nhớ đặt đặt dữ liệu từ vị trí nhớ được chọn vào các đường truyền dữ liệu, từ đó dữ liệu được chuyển đến CPU.

Qua hai hoạt động ghi và đọc ta thấy được chức năng của các đường bus như sau:

- Bus địa chỉ:

Đây là bus một chiều mang kết quả xuất địa chỉ nhị phân từ CPU đến IC nhớ để chọn một vị trí nhớ.

- Bus dữ liệu:

Đây là bus hai chiều, chuyển tải dữ liệu qua lại giữa CPU và bộ nhớ.

- Bus điều khiển:

Bus này truyền tín hiệu điều khiển từ CPU đến các IC nhớ.

Tổ chức vi mạch nhớ:
Bộ nhớ chỉ đọc – ROM:

Hình 7.6 minh họa sơ đồ khối tiêu biểu cho một ROM, gồm có đầu vào địa chỉ, đầu vào điều khiển và đầu ra dữ liệu.

H7.6

Giả sử ROM đã được lập trình với dữ liệu minh họa như ở bảng 7.1, 16 từ dữ liệu khác nhau được ghi vào 16 địa chỉ khác nhau dưới dạng nhị phân. Người ta còn sử dụng số thập lục phân để biểu diễn dữ liệu đã lập trình trong bảng 7.2.

Bảng 7.1

Bảng 7.2

Hoạt động đọc dữ liệu:

Để đọc một từ dữ liệu từ ROM, ta phải làm như sau: áp đầu vào địa chỉ thích hợp, sau đó kích hoạt đầu vào điều khiển.

Ví dụ muốn đọc dữ liệu tại địa chỉ 0111 của ROM (hình 7.6) ta phải áp giá trị A₃A₂A₁A₀ = 0111 cho đầu vào địa chỉ, sau đó áp dụng trạng thái thấp cho .

Đầu vào địa chỉ được giải mã bên trong ROM để chọn được dữ liệu đúng là 11101101. giá trị này sẽ xuất hiện tại đầu ra D₇ đến D₀.

Cấu trúc của ROM:

Cấu trúc bên trong của ROM rất phức tạp. Hình 7.7 là sơ đồ đơn giản mô tả cấu trúc bên trong của một ROM có dung lượng 16x8. Gồm có 4 phần cơ bản: mảng thanh ghi, bộ giải mã hàng, bộ giải mã cột, bộ đệm đầu ra.

H7.7

- Mảng thanh ghi (Resister array):

Lưu trữ dữ liệu được lập trình vào ROM. Mỗi thanh ghi gồm một ô nhớ bằng số kích thước từ. Trường hợp này mỗi thanh ghi chứa một từ 8 bit. Các thanh ghi được sắp xếp theo ma trận vuông, các thanh ghi ở đây là thanh ghi “ chết ”, không ghi thêm được.

Vị trí của từng thanh ghi được định rõ qua số hàng và số cột cụ thể. 8 đầu ra dữ liệu của mỗi thanh ghi được nối vào một đường dữ liệu bên trong chạy qua toàn mạch. Mối thang ghi có hai đầu vào cho phép. Cả hai phải ở mức cao thì dữ liệu ở thanh ghi mới được phép đưa vào dường truyền.

- Bộ giải mã địa chỉ:

Mã địa chỉ A₃A₂A₁A₀ quyết định thanh ghi nào trong dãy được phép đặt từ dữ liệu 8 bit của nó vào đường truyền. Ở đây dùng 2 bộ giải mã: bộ giải mã chọn hàng (chọn 1 trong 4) và chọn cột. Thanh ghi giao giữa hàng và cột được chọn bởi đầu vào địa chỉ sẽ là thanh ghi được kích hoạt (cho phép).

Ví dụ: Địa chỉ vào là 1101 thì thanh ghi nào xuất dữ liệu.

Với A₃A₂ = 11, bộ giải mã cột sẽ kích hoạt đường chọn cột số 3

Với A₁A₀ = 01, bộ giải mã hàng sẽ kích hoạt đường chọn hàng số 1

Như vậy kết quả là cả hai đầu vào cho phép thanh ghi số 13 sẽ ở mức cao và dữ liệu của thanh ghi này sẽ được đưa vào đường truyền dữ liệu.

- Bộ đệm đầu ra:

Thường sử dụng mạch đệm 3 trạng thái, điều khiển bằng chân . Khi ở mức thấp, bộ đệm đầu ra chuyển dữ liệu này ra ngoài. Khi ở mức cao, bộ đệm đầu ra sẽ ở trạng thái trở kháng cao, D₇ đến D₀ thả nổi.

Thông số thời gian:

Sẽ có một khoảng thời gian trễ do truyền từ khi yêu cầu được đưa vào qua đầu vào của ROM đến khi dữ liệu xuất hiện ở đầu ra trong hoạt động đọc. Thời gian này gọi là thời gian truy xuất (t_ACC). Thời gian truy xuất được biểu diễn ở dạng sóng trong hình 7.8.

H7.8

Dạng sóng phía trên biểu diễn đầu vào địa chỉ; dạng sóng ở giữa là một tích cực ở mức thấp; dạng sóng dưới cùng biểu diễn đầu ra của dữ liệu.

Một thông số thời gian khác cũng quan trọng đó là thời gian cho phép ra t_OE. Đó là thời gian trễ giữa đầu vào và đầu ra dữ liệu hợp lệ.

t_ACC ( TTL) : 30 – 90ns.

t_ACC ( NMOS) : 200 – 900ns.

t_ACC ( CMOS) : 20 – 60ns

t_OE (TTL) : ROM 10 - 20ns

t_OE ( NMOS) : ROM 25 - 100ns

t_OE ( CMOS) : ROM 10 – 20ns

Bộ nhớ truy xuất ngẫu nhiên – RAM:

Random Access Memory – bộ nhớ truy xuất bất kỳ còn gọi là bộ nhớ đọc viết (RWM: read write memory). Nghĩa là mọi địa chỉ nhớ đều cho phép dể dàng truy cập như nhau. Trong máy tính, RAM được dùng như bộ nhớ tạm hay bộ nhớ nháp.

Ưu điểm chính của RAM là đọc hay viết dữ liệu lưu trữ ở RAM bất cứ lúc nào.

Nhược điểm của RAM là do nó là một dạng bộ nhớ bốc hơi nên khi mất điện dữ liệu sẽ bị xóa do đó cần nguồn nuôi dự phòng (back up batterry).

Tương tự như ROM, RAM bao gồm một số thanh ghi, mỗi thanh ghi lưu trữ một từ dữ liệu và có địa chỉ không trùng lập. RAM thường có dung lượng 1K, 4K, 8K, 64K, 128K, 256K và 1024K với kích thước 1, 4 hay 8 bit (có thể mở rộng thêm).

H7.9

Hình 7.9 minh họa cấu trúc của đơn giản của một RAM lưu trữ 64 từ 4 bit (bộ nhớ 64x4). Số từ này có địa chỉ trong khoảng từ 0 đến 63₁₀. Để chọn 1 trong 64 địa chỉ để đọc hay ghi, một mã địa chỉ nhị phân sẽ được đưa vào mạch giải mã. Vì 64=2⁶ nên bộ giải mã cần mã vào 6 bit.

- Hoạt động đọc (Read Operation):

Mã địa chỉ nhận được từ chọn thanh ghi để đọc hoặc viết. Để đọc thanh ghi được chọn thì đầu vào đọc ghi () phải là logic 1. Ngoài ra đầu vào chip select phải ở mức logic 0. Sự kết hợp giữa = 1 và = 0 sẽ cho phép bộ đệm đầu ra, sao cho nội dung của thanh ghi được chọn xuất hiện ở bốn đầu ra dữ liệu.

= 1 cũng cấm bộ đệm đầu vào nên đầu vào dữ liệu không tác động đến bộ nhớ suốt hoạt động đọc.

- Hoạt động ghi (Write Operation):

Để viết một từ 4 bit mới vào thanh ghi được chọn, khi đó cần phải có= 0 và = 0. Tổ hợp này cho phép bộ đệm đầu vào, vì vậy từ 4 bit đã đặt vào dữ liệu sẽ được nạp vào thanh ghi đã chọn. = 0 cũng cấm bộ đệm đầu ra. Bộ đệm đầu ra là bộ đệm 3 trạng thái nên đầu ra dữ liệu sẽ ở trạng thái Hi-Z trong hoạt động ghi. Hoạt động ghi sẽ xóa bỏ từ nào đã được lưu trữ tại địa chỉ đó.

- Chọn chip (Chip Select):

Hầu hết các chip nhớ đều có một hay nhiều đầu vào CS dùng để cho phép toàn chip hoặc cấm nó hoàn toàn. Trong chế độ cấm, tất cả đầu vào và ra dữ liệu đều bị vô hiệu hóa (Hi-Z), chính vì vậy không hoạt động ghi đọc nào có thể xảy ra. Ngoài tên gọi CHỌN CHIP các nhà sản xuất còn gọi là CHIP ENABLE (CE). Khi đầu vào CS hay CE ở trạng thái tích cực thì chip nhớ đã được chọn còn ngược lại thì không được chọn. Tác dụng của chân CS hay CE là dùng để mở rộng bộ nhớ khi kết hợp nhiều chip nhớ với nhau.

- Các chân vào ra chung (Common Input Output):

Để hạn chế số chân trong một IC, các nhà sản xuất thường kết hợp các chức năng nhập/xuất dữ liệu, dựa vào chân vào/ra (I/O). Đầu vào điều khiển các chân vào/ra

Trong hoạt động đọc, chân I/O đóng vai trò như đầu ra dữ liệu, tái tạo nội dung của ô nhớ được chọn. Trong hoạt động ghi, chân I/O là đầu vào dữ liệu, dữ liệu cần ghi được đưa vào đây.

Mở rộng dung lượng bộ nhớ:

Trong thực tế nhiều ứng dụng một chip nhớ không thể đáp ứng được, do đó việc mở rộng bộ nhớ và tăng kích cở từ là một vấn đề hết sức cần thiết.

Tăng kích thước từ nhớ:

Giả sử chúng ta cần một bộ nhớ có thể lưu trữ được 16 từ 4 bit, nhưng thực tế ta chỉ có các chip RAM 16x4 với các đường vào/ra (I/O) chung. Để giải quyết vấn đề này ta có thể kết hợp hai chip 16x4 lại với nhau để tạo thành một bộ nhớ mong muốn. Hình 7.10 minh họa cách kết hợp này.

Bởi vì mỗi chip chỉ có thể lưu trữ 16 từ 4 bit nên ta có thể xem như đang sử dụng mỗi chip để lưu trữ phân nữa từ. Có nghĩa là RAM-0 chứa 4 bit cao của từng từ trong số 16 từ, và RAM-1 chứa 4 bit thấp của từng từ trong số 16 từ. Một từ có đủ 8 bit có mặt tại các đầu ra của RAM nối với bus dữ liệu.

Như vậy thì bất cứ từ nào trong số 16 từ cũng được chọn bằng cách đưa mã địa chỉ tương ứng vào 4 đường của bus địa chỉ. Điều này có nghĩa là, một khi được đặt lên bus địa chỉ, mã địa chỉ sẽ được áp vào cả hai chip, sao cho mỗi chip được truy xuất cùng vị trí đồng thời. Khi có địa chỉ được chọn, ta có thể đọc hoặc ghi tại địa chỉ này dưới sự điều khiển của đường và đường chung.
H7.10

- Để đọc thì phải ở mức cao, còn ở mức thấp. Điều này làm các đường I/O của RAM hoạt động như đầu ra. RAM-0 đặt từ 4 bit được chọn của nó lên 4 đường trên của bus dữ liệu, RAM -1 đặt từ 4 bit được chọn của nó lên 4 đường dưới của bus dữ liệu. Lúc này bus dữ liệu đã chứa từ 8 bit hoàn chỉnh được chọn.

- Để ghi thì ở mức thấp và cũng ở mức thấp, làm cho các đường I/O của RAM hoạt động như đầu vào. Từ 8 bit cần ghi được đặt lên bus dữ liệu, 4 bit cao sẽ được ghi vào vị trí đã chọn của RAM-0 và 4 bit thấp sẽ được ghi vào vị trí đã chọn của RAM-0.

Tăng dung lượng bộ nhớ:

Giả sử ta cần mộ bộ nhớ có dung lượng chưa 32 từ 4 bit mà trong tay ta chỉ có các chip 16x4. Để tạo ra bộ nhớ có dung lượng 32x4 ta sẽ kết hợp 2 chip 16x4. Cách kết hợp được minh họa như hình 7.11.

H7.11

Mỗi RAM được dùng để lưu trữ 16 từ 4 bit. 4 chân vào ra dữ liệu (I/O) của mỗi RAM được nối chung một bus dữ liệu 4 đường. Tại một thời điểm chỉ cho phép chọn một chip RAM để không nảy sinh vấn đề tranh chấp bus.

Vì tổng dung lượng của mô-đun nhớ này là 32x4 nên phải có 32 địa chỉ khác nhau, đòi hỏi đến 5 đường địa chỉ. Đường địa chỉ AB4 cùng để chọn một trong hai RAM (qua đầu vào ) được đọc ra hay ghi vào. 4 đường địa chỉ còn lại dùng để xác định một trong 16 vị trí ô nhớ của chip RAM được chọn.

Giới thiệu Vi mạch nhớ:
CHIP EPROM M2732A:

Hiện nay trên thị trường có nhiều loại EPROM với dung lượng và thời gian truy xuất khác nhau. IC 2732A là loại EPROM NOMS nhỏ có dung lượng 4Kx8 hoạt động với nguồn điện +5V trong suốt tiến trình vận hành bình thường. Hình 7.12 minh họa sơ đồ chân và các chế độ hoạt động của IC này. IC M2732A có 12 đầu vài địa chỉ và 8 đầu ra dữ liệu. Hai đầu vào điều khiển là

và

là đầu vào cho phép của chip, được sử dụng để đặt thiết bị vào chế độ có đợi khi năng lượng tiêu thụ giảm. Chân

là đầu vào hai mục đích, có chức năng phụ thuộc vào chế độ hoạt động của thiết bị.

cho phép đầu ra và được sử dụng để kiểm soát vùng đệm đầu ra dữ liệu của thiết bị, sao cho có thể nối thiết bị này với bus dữ liệu của bộ vi xử lý mà không xảy ra chanh chấp bus. Vpp là điện thế lập trình đặt biệt bắt buộc phải có trong giai đoạn lập trình.

Hình 7.12 (a) Kí hiệu logic của EPROM M2732A; (b) Sơ đồ chân; (c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động của EPROM M2732A

Chip EPROM M27C64A:

IC EPROM M27C62A là loại EPROM có dung lượng lớn 8Kx8 và thời gian truy xuất là 150ns. Đây là loại EPROM đang phổ biến trên thị trường, có hai dạng vỏ khác nhau để người dùng có thể chọn lựa tuỳ theo nhu cầu. Hình 7.13 minh họa ký hiệu logic và chức năng của các chân EPROM M27C64A.

H7.13

Chế độ hoạt động của EPROM M27C64A như bảng sau:
Bảng

H7.14

SRAM MCM6264C:

Một loại IC SRAM thực tế hiện dàn có mặt trên thị trường là MCM6264C CMOS 8Kx8 với chu kỳ đọc và chu kỳ ghi là 12ns, công suất tiêu thụ ở chế độ standby chỉ 100mW. Sơ đồ chân và hình dạng của IC này được minh họa trong hình 7.15.

Cấu trúc bên trong của IC SRAM như hình 7.16. Ở đây có 13 đầu vào địa chỉ và 8 đường vào/ra dữ liệu. 4 đầu vào điều khiển quyết định chế độ vận hành của thiết bị, theo như bảng các chế độ hoạt động bên dưới.

Trong đó, đầu vào cũng chính là đầu vào . ở mức thấp cho phép ghi dữ liệu vào RAM, với điều kiện RAM này được chọn cả hai đầu vào E đều tích cực. ở mức cao sẽ cho phép hoạt động đọc, miễn là linh kiện phải được chọn và bộ đệm đầu ra được kích hoạt bằng = LOW. Khi không được chọn linh kiện này sẽ trở vào chế độ năng lượng thấp, và không có đầu vào nào có hiệu lực.
H7.15

H7.16

DRAM TMS44100:

Hiện nay trên thị trường đang có IC DRAM TMS44100 4Mx1 của hãng Texas Intruments. Sơ đồ chân và chức năng của các chân được minh họa ở hình 7.17.
H7.17

H7.18

Một mảng ô nhớ sắp xếp thành 2048 hàng x 2048 cột. Bộ giải mã địa chỉ, do mỗi lần chỉ chọn một hàng nên có thể xem đây như là bộ giải mã 1 trong 2048. Do các đường địa chỉ được dồn kênh nên toàn bộ 22 bit địa chỉ không thể xuất hiện cùng một lúc. Một điều lưu ý là, ở đây chỉ có 11 đường địa chỉ và chúng phải đi đến cả thanh ghi địa chỉ hàng lẫn thanh ghi địa chỉ cột. Mỗi thanh ghi địa chỉ chứa một nửa địa chỉ 22 bit. Thanh ghi hàng lưu trữ nửa trên, thanh ghi cột lưu trữ nửa dưới. Hai đầu vào xung chọn (strobe) rất quan trọng chi phối thời điểm thông tin địa chỉ được chốt lại. Đầu vào chọn địa chỉ hàng đếm nhịp thanh ghi địa chỉ hàng 11 bit. Đầu vào chọn địa chỉ cột đếm nhịp thanh ghi địa chỉ cột 11 bit.

H7.19

Một địa chỉ 22 bit được áp vào DRAM này qua 2 buớc, sử dụng và . Ban đầu cả lẩn đều ở mức cao (hình 7.19 minh họa thời gian).Tại thời điểm t₀, địa chỉ hàng 11 bit (A₁₁ đến A₂₂) được áp vào đầu vào địa chỉ. Sau thời gian cho phép t_RS cần thiết để đặt thanh ghi địa chỉ hàng, đầu vào bị đẩy xuống thấp tại thời điểm t₁. NGT (chuyển trạng thái trên sườn xuống của tín hiệu) nạp địa chỉ hàng vào thanh ghi địa chỉ hàng sao cho từ A₁₁ đến A₂₁ lúc này xuất hiện tại đầu vào bộ giải mã hàng. ở mức thấp còn cho phép bộ giải mã hàng, hầu có thể giải mã địa chỉ hàng và chọn được 1 hàng trong mảng.

Tại tời điểm t₂, địa chỉ cột 11 bit (từ A₀ đến A₁₀) được áp vào đầu vào địa chỉ. Tại thời điểm t₃ đầu vào

xuống thấp để nạp địa chỉ cột vào thanh ghi địa chỉ cột, vậy là có thể tiến hành hoạt động đọc hay ghi trên ô nhớ đó như trong RAM tĩnh.

Biên soạn: ThS Ngô Sỹ Trang

tải về 1.09 Mb.

Chia sẻ với bạn bè của bạn:

1 2 3 4 5