Qui trình vận hành của hệ mạch điện thoại để bàn

Hệ thống vận hành của điện thoại bàn như sau:

Khi tất cả các máy điện thoại để bàn đều gác tay thoại. Lúc này mức áp trên đường dây sẽ là trên dưới 48V_DC và không có dòng điện chạy trên đường dây.

Khi máy điện thoại A nhấc tay thoại: Nội trở nhỏ của máy sẽ tạo ra dòng điện chạy trên đường dây, dấu hiệu này sẽ báo cho tổng đài điện thoại điện tử biết máy A đã nhấc tay thoại. Tổng đài điện thoại sẽ gửi tín hiệu mời tín hiệu mời quay số đến máy A.

Tín hiệu mời quay số có dạng Sin, tần số trong khoảng 350 ÷ 440 Hz, phát liên tục. Lúc này người ở máy A sẽ nhấn các phím số trên bàn phím để xin liên thông với máy cần gọi.( Ví dụ xin liên thông với máy B).

Nếu máy điện thoại bên A đang đặt ở mode Tone, thì mỗi phím số sẽ tương ứng với một tín hiệu âm thanh song tần, tín hiệu nhận dạng số này sẽ theo dây nối gửi về tổng đài điện thoại.

Nếu máy điện thoại đặt ở mode Pulse, thì mỗi phím số, mạch điều khiển bàn phím sẽ cho ngắt dây nối bằng số lần của phím số. Tổng đài sẽ ghi nhận số điện thoại mà máy A gửi về. Tổng đài sẽ tiến hành tìm số điện thoại mà máy A xin liên thông.

Nếu tổng đài điện thoại điện tử phát hiện máy B đang bận ( như đang nhấc tay thoại), thì tổng đài sẽ phát tín hiệu báo bận đến máy A. Tín hiệu báo bận này có dạng Sin, tần số khoảng 480Hz ÷620Hz, phát theo nhịp 0.5s ngưng 0.5s (nhịp nhanh)

Nếu tổng đài điện thoại điện tử phát hiện máy B không bận ( chưa nhấc tay thoại), thì tổng đài sẽ gửi tín hiệu báo chuông đến máy B. Lúc này bên máy B sẽ đổ chuông. Cùng lúc tổng đài cũng gửi tín hiệu hồi chuông đến máy A. Tín hiệu hồi chuông có tần số khoảng từ 440Hz ÷ 480Hz, phát theo nhịp 2s ngưng 4s. Tín hiệu này cho biết máy B đang trong trạng thái đổ chuông và chờ người đến nhấc tay thoại.

Khi ở máy B đã có người nhấc tay thoại: Lúc này dòng điện chạy trên dây sẽ báo cho tổng đài điện thoại điện tử biết là máy B đã có người đến tiếp nhận. Tổng đài điện thoại sẽ cho ngắt ngay tín hiệu báo chuông và cho nối dây, tạo sự liên thông giữa máy A và máy B.

Bảng 3 – 3: Các tín hiệu thường nghe thấy trên đường dây điện thoại để bàn

Bộ khuếch đại thuật toán và các bộ khuếch đại thông thường về cơ bản không có sự khác nhau. Cả hai loại này đều dùng để khuếch đại điện áp, dòng điện hoặc công suất. Trong khi tính chất của bộ khuếch đại thông thường phụ thuộc vào kết cấu bên trong của mạch thì tác dụng của bộ khuếch đại thuật toán có thể thay đổi được và chỉ phụ thuộc vào các linh kiện mắc ở mạch ngoài. Để thực hiện được điều đó, bộ khuếch đại thuật toán phải có độ khuếch đại rất lớn, trở kháng vào rất lớn và trở kháng ra rất nhỏ.

Bộ khuếch đại thuật toán được biểu diễn như hình vẽ trên. Trong đó:

V₊ , I₊:điện áp và dòng điện ngõ vào không đảo.

V_- , I_- :điện áp và dòng điện ngõ vào đảo.

V_d :điện áp vào hiệu.

Bộ khuếch đại thuật toán khuếch đại hiệu điện áp:

V_d=V₊ - V_- ,với hệ số khuếch đại A_o > 0.

Do đó, điện áp sẽ là :

Nếu V_- = 0 thì V_o=A_oV₊, lúc này điện áp ra đồng pha với điện áp vào V₊. Vì vậy người ta gọi ngõ (+) là ngõ vào không đảo hoặc ngõ vào thuận của bộ khuếch đại thuật toán.

Nếu V₊=0 thì V_o= -A_oV_- , dấu trừ thể hiện điện áp ra ngược pha với điện áp vào nên người ta gọi cửa (-) là cửa vào đảo của bộ khuếch đại thuật toán.

Ngoài ra, một bộ khuếch đại thuật toán thường có 3 tính chất để trở thành một OP-AMP lý tưởng:

Độ lợi vô hạn.

Trở kháng vào vô cùng lớn.

Trở kháng ra bằng 0..

Theo lý thuyết, nếu op-amp có độ lợi vô hạn thì một điện áp ngõ vào cực nhỏ thì ngõ ra tương ứng phải có điện áp ra lớn vô hạn. Thực sự thì độ lợi cũng không thể nào vô hạn, ngay cả trường hợp độ lợi rất lớn cũng không thể có. Tuy nhiên, nếu nó đúng khi ngõ vào rất nhỏ sẽ tạo điện áp ngõ ra đến gần giá trị cực đại (dương hay âm). Trong thực tế, chúng ta ít khi được như vậy mà thường dùng thêm những điện trở bên ngoài nối với Op-Amp để tạo ra những độ lợi mà chúng ta mong muốn. Những độ khuếch đại như mong muốn, những điện trở tạo ra độ lợi giảm thông qua tín hiệu hồi tiếp.

Khi dùng bộ khuếch đại thuật toán, người ta dùng hồi tiếp âm mà không dùng hồi tiếp dương, vì hồi tiếp dương làm cho bộ khuếch đại thuật toán làm việc ở trạng thái bảo hoà. Hồi tiếp âm làm giảm độ khuếch đại nhưng làm cho bộ khuếch đại thuật toán làm việc ổn định. Trong một số trường hợp, người ta dùng cả hồi tiếp âm lẫn hồi tiếp dương nhưng lượng hồi tiếp âm phải lớn hơn lượng hồi tiếp dương.

3.4.1. Mạch khuếch đại không đảo:



Hình 3 - 11 : Mạch khuếch đại không đảo

Phương trình Kirchoff I ở ngõ vào V_+:

V_I = V<sub>+

Phương trình Kiffchoff I ở ngõ vào V-:</sub>

Theo tính chất của OP – AMP:

V₊ = 0

Phương trình Kirchoff II cho ngõ vào V_-:



<sub>Theo tính chất của OP – AMP:

(3.2)</sub>

3.4.3. Mạch khuếch đại đệm:



Hình 3 - 13 : Mạch khuếch đại đệm
Phương trình Kirchoff I ở ngõ vào V₊:

V_I = V₊

Phương trình Kirchoff I ở ngõ vào V_-:

V_- = V_O

Theo tính chất của OP – AMP:

V₊ = V_- = V_I

V_O = V_I
CHƯƠNG 4:

GIỚI THIỆU CÁC IC CÓ LIÊN QUAN

4.1.VI ĐIỀU KHIỂN 89C51:

4.1.1. Giới thiệu cấu trúc phần cứng IC 89C51:

MCS-51 là một họ IC điều khiển (micro controller), được chế tạo và bán trên thị trường bởi hãng Intel của Mỹ. Họ IC này được cung cấp các thiết bị bởi nhiều hãng sản xuất IC khác trên thế giới chẳng hạn: nhà sản xuất IC SIEMENScủa Đức, FUJITSU của Nhật và PHILIPS của Hà Lan. Mỗi IC trong họ đều có sự hoàn thiện riêng và có sự hãnh diện riêng của nó, phù hợp với nhu cầu của người sử dụng và yêu cầu đặt ra của nhà sản xuất.

IC 89C51 là IC tiêu biểu trong họ MCS-51 được bán trên thị trường. Tất cả các IC trong họ đều có sự tương thích với nhau và có sự khác biệt là sản xuất sau có cái mới mà cái sản xuất trước không có, để tăng thêm khả năng ứng dụng của IC đó. Chúng có đặc điểm sau

4k byte Flash .

128kbyte RAM.

4port xuất nhập 8 bit.

2 bộ định thời 16 bit.

Giao tiếp nối tiếp.

64k bộ nhớ không gian chương trình mở rộng.

64k bộ nhớ không gian dữ liệu mở rộng.

Một bộ xử lý luận lý (thao tác trên các bít đơn).

210 bit được địa chỉ hoá.

Nhân/chia trong 4 bit.

4.1.1.1. Sơ lược về các chân của 89C51:

89C51 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép, mỗi đường có thể hoạt động như các đường xuất nhập hoặc như các đường điều khiển hoặc là thành phần của bus dữ liệu và bus địa chỉ.



Hình 4 – 1: Sơ đồ chân 89C51

4.1.2. Chức năng các chân của 89C51:

4.1.2.1. Port 0:

Port 0 là port có hai chức năng ở các chân từ 32-39. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường xuất nhập. Đối với các thiết kế lớn có bộ nhớ mở rộng, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp.

Port 1 có công dụng xuất nhập ở các chân từ 1-8 trên 89c51. Các chân được ký hiệu là P1.0, P1.1, P1.2,…P1.7, có thể dùng cho giao tiếp với các thiết bị bên ngoài nếu cần. Port 1 không có chức năng khác vì vậy nó chỉ dùng cho giao tiếp với các thiết bị bên ngoài (chẳng hạn ROM, RAM…).

Port2 là port có tác dụng kép ở các chân từ 21-28 được dùng như các đường xuất nhập hoặc là các byte cao của Bus địa chỉ đối với các thiết kế cỡ lớn.

Port3 là một port có tác dụng kép từ chân 10 –17. Khi không hoạt động xuất nhập, các chân của port 3 có nhiều chức năng riêng, được liệt kê ở bảng sau:

PSEN\ là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng và thường được nối với chân OE\ (output enable) của EPROM cho phép đọc các byte mã lệnh.

PSEN ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi bên trong 89c51 để giải mã lệnh. Khi thi hành chương trình trong ROM nội thì PSEN\ sẽ ở mức 1.

4.1.2.6. Ngõ tín hiệu điều khiển ALE (Address latch enable):

89c51 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa chỉ để giải đa hợp bus dữ liệu và bus địa chỉ. Khi port 0 được sử dụng làm bus địa chỉ/bus dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa chỉ.

Chân ALE còn được dùng làm ngõ vào xung lập trình cho EPROM trong 89C51.

4.1.2.7 Ngõ tín hiệu EA\ (External Access: truy xuất dữ liệu bên ngoài)

Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hoặc mức 0. Nếu ở mức 1 thì 89c51 thi hành chương trình trong ROM nội trong khoảng địa chỉ thấp 4k. Nếu ở mức 0 (và chân PSEN\ cũng ở mức 0) thì 89c51 thi hành chương trình từ bộ nhớ ngoài.

Chân EA\ được lấy làm chân cấp nguồn 21v lập trình cho EPROM trong 89c51.

4.1.2.8. Ngõ tín hiệu RST (Reset):

Ngõ tín hiệu RST ở chân 9 là ngõ vào xoá chính của 8951 được dùng để thiết lập lại trạng thái ban đầu cho hệ thống.

Mạch dao động bên trong chip 8951 được ghép với thạch anh bên ngoài ở hai chân XTAL1 và XTAL2 (chân 18 và chân 19). Tần số của thạch anh thường là 12Mhz.

RAM bên trong 89c51 được phân chia như sau:

Các Bank thanh ghi có địa chỉ 00H ÷ 1FH.

RAM địa chỉ hóa từng bit có địa chỉ 20H ÷ 2FH.

RAM đa dụng có địa chỉ 30H ÷ 7FH

Các thanh ghi có chức năng đặc biệt 80H ÷ FFH.

Từ trạng thái chương trình ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau:

Thanh ghi B ở địa chỉ F0h được dùng chung với thanh ghi A trong các phép toán nhân chia.

Là 1 thanh ghi 8 bit ở địa chỉ 81h chỉ địa chỉ của dữ liệu đang ở đỉnh SP.

Được dùng để truy xuất bộ nhớ chương trình ngoài hoặc bộ nhớ dữ liệu bên ngoài. DPTR là thanh ghi 16 bit có địa chỉ là 82h(DPL,byte thấp) và 83h (DPH,byte cao).

Các port của 89c51 bao gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hoá từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi.

Chọn chế độ làm việc của T0 và T1

C/T\:chọn chế độ làm việc của timer.

C/T\ = 0 chế độ định thời.

C/T\ = 1 chế độ đếm xung ngoài.

M1,M0 : chọn mode đếm của bộ timer/counter

Bảng 4.5: Chức năng của mode đếm M1,M0

Gate=0 bộ định thời chạy khi TRx=1(x=0,x=1).

Gate=1 bộ định thời chạy khi TRx=1(x=0,x=1) và chân INTRx\ =1

4.1.4.7 Thanh ghi TCON:

Thanh ghi điều khiển timer có định địa chỉ bit ở địa chỉ 88h trên 89C51

TR0,TR1: điều khiển bộ định thời. Nếu=1 thì bộ định thời chạy, ngược lại bộ định thời ngưng chạy.

TF0,TF1: cờ tràn của bộ định thời. Nếu = 1 thì bộ đếm tràn, ngược lại bộ đếm chưa tràn.

IE0, IE1: cho phép ngắt ngoài tác động.

IT0,IT1=0 tác động bằng mức, ngược lại tác động bằng cạnh.

4.1.4.8. Thanh ghi THx,TLx:

Chứa kết quả của bộ định thời timer/counter.

Không định địa chỉ bit có địa chỉ là A8h trên 89c51

EA: cho phép hoặc không cho phép ngắt tất cả.

ET2 cho phép timer T2 ngắt khi tràn.

ES: cho phép ngắt của port nối tiếp.

ET1: cho phép ngắt của timer T1.

ET0: cho phép ngắt của timer T0.

EX1: cho phép ngắt ngoài thứ 1.

EX0: cho phép ngắt ngoài thứ 0.

Cho phép =1, không cho phép =0.

4.1.5. Liên hệ các họ vi điều khiển:

Chip SAB80515 của hãng Siemen của Đức là một cải tiến của 8051 chứa trong một vỏ 68 chân, có 6 port xuất nhập 8 bit, 13 nguồn tạo ra ngắt và một bộ biến A/D 8 bit với 8 kênh ngõ vào.

AT89C51 của hãng ATMEL của ĐÀI LOAN tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS_51 có 4 k byte Flash, 128 byte RAM, 32 đường xuất nhập, hai bộ định thời /đếm 16 bit…

AT89C52 có 8 k byte .

AT89C53 có 13 k byte.

AT89C55 co 20 k byte.

MT8888 là một IC thu phát DTMF trọn bộ kèm theo một bộ lọc thoại (Call Progress Filter). MT8888 là IC CMOS tiêu thụ nguồn thấp. Bộ thu DTMF dựa trên kỹ thuật chuẩn của IC MT8870, còn gọi là bộ phát DTMF sử dụng phương pháp biến đổi D/A biến dung (Switched Capacitor) cho ra tín hệu DTMF chính xác, ít nhiễu. Các bộ đếm bên trong giúp hình thành chế độ Burst Mode nhờ vậy các cặp tone xuất ra với thời hằng chính xác. Bộ lọc Call Progress cho phép bộ vi xử lý phân tích các tone trạng thái đường dây. Bus chuẩn của nó kết hợp MPU và đặc biệt thích hợp họ 6800 của Motorola. MT8888 có 5 thanh ghi bên trong để giao tiếp với vi xử lý, có thể chia làm 3 loại:

Nhận phát dữ liệu: 2 thanh ghi.

Thanh ghi trạng thái.

Nhận từ điều khiển: 2 thanh ghi.

Sơ đồ khối bên trong IC MT8888