Software Defined Radio sdr



tải về 425.7 Kb.
trang2/5
Chuyển đổi dữ liệu06.08.2016
Kích425.7 Kb.
1   2   3   4   5

1.2.3. Cấu trúc chung của SDR



Hình 1.13 Mô hình cấu trúc chung của SDR

Trên đây là cấu mô hình cấu trúc chung của SDR, trong đó bao gồm: bộ xử lý đa năng cùng phần mềm và các bộ chuyển đổi A/D, D/A lấy mẫu trung tần. Cụ thể mô hình cấu trúc của SDR là :





Hình 1.14 Sơ đồ cấu trúc chính tắc của SDR

Các phần tử khuyếch đại tạp âm nhỏ (LNA) và điều khiển công suất trong phần biến đổi cao tần có chung anten, trong khi các phần tử biến đổi cao tần có chung chuẩn tần số cao tần. Các phần tử cao tần cũng có chung một yêu cầu gần với anten. Bộ khuyếch đại tạp âm nhỏ được đặt gần anten để thiết lập độ nhạy hệ thống. Các bộ khuyếch đại công suất gần anten nhằm phân phát công suất một cách hiệu quả tới anten.

Phần cao tần có thể được đặt rất xa phần xử lý trung tần (ví dụ: trong các cấu trúc đa dạng). Vì vậy, phần xử lý trung tần coi như một phần riêng biệt. Các phần tử trung tần của một máy thu siêu ngoại sai cũng có chung các chuẩn tần số. Trong các thiết bị vô tuyến nhảy tần và bóp phát (PTT), máy thu và máy phát trung tần được nối ghép chặt chẽ. Hơn nữa, phần xử lý trung tần trong SDR lọc cấu trúc tín hiệu dải rộng từ phần cao tần để biến đổi dải thông băng gốc hẹp hơn. Do đó, sự chuyển đổi dải thông qua phần trung tần nâng cao sự liên kết chức năng của nó.

Các bộ ADC có thể được đưa vào vùng giao diện của phần trung tần tới cao tần hoặc phần trung tần tới phần băng gốc, cung cấp cơ sở cho sự nối ghép dữ liệu giữa các phần này. Phần băng gốc thực hiện các chức năng điều chế/giải điều chế, chuyển đổi dữ liệu giữa mã kênh và mã nguồn. Chức năng liên kết này là cơ sở cho việc xác định băng gốc. Việc giải mã quyết định mềm (soft - decision decoding) giữ chậm phép biến đổi cuối cùng của các symbol kênh thành các bit băng gốc. Vì vậy, nó liên kết với phần băng gốc nhiều hơn phần dòng bit.

Phần dòng bit thực hiện các phép toán trên các dòng bit, bao gồm: ghép, tách, chèn, tạo khung, nhồi bit, các toán tử phương thức ngăn xếp và điều khiển lỗi hướng đi (Forward Error Control - FEC). Turbocodes kết hợp chèn và FEC, minh họa sự liên kết chức năng của phần dòng bit. Việc điều khiển được thực hiện trong phần dòng bit bởi các thông tin điều khiển là số. Ở đây có thể đặt giao diện điều khiển - người dùng trong phần dòng bit.

Phần nguồn bao gồm tín hiệu thoại người dùng, nguồn cục bộ và vùng thông tin audio. Mã nguồn chuyển các tín hiệu truyền thành các dòng bit. Việc này có thể xuất hiện một cách cục bộ (ví dụ: trong Soundboard) hoặc rất ít, tại điểm cuối của mạng điện thoại chuyển mạch công cộng (PSTN). Phần này được nối tới phần dòng bit bằng các giao diện dòng bit chuẩn như: DSO, T1/E1, hoặc mạng cục bộ (LAN). Mặc dù sự trình bày chính xác của phần nguồn cho phép phần này được phân phối theo vị trí, nhưng phần nguồn có liên kết theo chức năng. Vì vậy, mỗi một phần đều có liên kết chức năng. Mỗi một phần thực hiện một chức năng xác định riêng biệt hoặc nhóm các chức năng giống nhau. Hơn nữa, các chức năng băng gốc, RF, IF biến đổi tốc độ dữ liệu hoặc dải thông giữa đầu vào và đầu ra, đặc biệt bởi cường độ bậc một hoặc cao hơn.

Vì vậy, các phần này bao gồm cấu trúc nút chính tắc của SDR. Chúng ta cũng có thể coi các phần này như các đối tượng. Mỗi một phần là một đối tượng. Các trạng thái của phần là các khe của đối tượng. Phép biến đổi giữa các phần chính là các bộ vận hành của các đối tượng. Khi quá trình mô phỏng được thực hiện bằng phần mềm, mỗi một cách vận hành tương ứng với một phương pháp. Và khi mô phỏng được thực hiện trong phần cứng, mỗi bộ vận hành mô phỏng đặc tính của phần cứng.

Các luồng tín hiệu sơ cấp của cấu trúc chính tắc được minh họa trong hình 1.14, có hai luồng tín hiệu sơ cấp. Thứ nhất, máy phát biến đổi nguồn dạng sóng tương tự nguyên thuỷ thành dòng bit. Sau đó, dòng bit đó được mã hoá và ghép kênh. Tín hiệu được mã hoá mã kênh và nâng tần, được khuyếch đại và lọc để phát tại anten. Thứ hai, máy thu biến đổi dạng sóng giao diện vô tuyến thu được tại anten. Tiếp đó, máy thu chọn tần số, lọc, chuyển đổi tần số, san bằng, giải điều chế, điều khiển lỗi, tách kênh và giải mã nguồn tín hiệu thông tin tới người dùng hoặc tới giao diện mạng điện thoại chuyển mạch công cộng.

Mô hình chính tắc làm rõ các đặc tính của phần cứng cao tần mà không được làm rõ trong mô hình chức năng. Mục đích của cấu trúc nhằm đơn giản hóa sự ánh xạ các chức năng tới phần cứng. Mặc dù có rất nhiều cách đánh địa chỉ trong việc thiết lập ánh xạ, song có ba cách nổi bật :


  • Xác định các đặc tính mức - nút của các anten, chuyển đổi cao tần, xử lý trung tần.

  • Đặt các bộ ADC và DAC tại một điểm giao diện thích hợp.

  • Tiêu chuẩn thiết kế an toàn thông tin đơn giản.

  • Sự ánh xạ các đối tượng chức năng tới các đối tượng vật lý.

Sự ánh xạ các đối tượng chức năng tới các đối tượng vật lý như: phần cứng cao tần, ASICs, DSP chips và các module tải phần mềm. Hình 1.15 sau đây, chỉ ra cách các đối tượng chức năng của máy thu phát cầm tay thuộc mạng tế bào truyền thống có thể được ánh xạ tới các đối tượng vật lý. Trong trường hợp này, sự chuyển đổi cao tần, khuyếch đại công suất, ADC, DAC được thực hiện trong một vi mạch chuyên dụng (ASIC). Tương tự, giao diện âm thanh, bao gồm bộ mã hóa âm, cũng được thực hiện trong một ASIC âm thanh. Các nhà thiết kế đề cập đến hoạt động diễn ra bên trong các chip này. Từ viễn cảnh của cấu trúc SDR, các sự kiện này được kết hợp trong các vi mạch chuyên dụng (ASICs).

Cấu trúc và hoạt động của phần trung tần, băng gốc, phần cứng và phần mềm DSP dòng bit có ý nghĩa quan trọng về mặt cấu trúc theo sự khái quát mức này. Các thành phần này tạo điều kiện nâng cao khả năng của SDR (ví dụ: qua download phần mềm). Nếu coi cấu trúc là một hộp đen thì chỉ các bản đồ nhớ hoàn thiện có thể được tải xuống. Thành phần tổng quan của hình 1.15 bao gồm cả hệ cơ sở DSP và các đối tượng phần mềm. Quan niệm này hỗ trợ khả năng nâng cấp (ví dụ: bằng cách tải xuống một đối tượng phần mềm modem mới ).



Hình 1.15 Sự ánh xạ các đối tượng chức năng tới các đối tượng vật lý

Ngoài ra, một thành phần theo quan điểm khái quát mức này hỗ trợ việc tái sử dụng các đối tượng phần mềm đã được chỉ ra. Các đối tượng phần mềm được biểu diễn trong một dòng tín hiệu theo trường hợp sử dụng. Phần chú giải chỉ ra các đối tượng phần mềm yêu cầu khả năng xử lý (ví dụ : MOPS…).



1.3. Các thành phần cơ bản của SDR

Phần tiếp theo trình bày thành phần cơ bản của SDR, bao gồm: khối cao tần MMIC, bộ chuyển đổi tương tự số và mạch xử lý tín hiệu số.



1.3.1. Khối cao tần được tích hợp

Các phần tử cao tần được tích hợp trên một chip bằng công nghệ vi mạch sóng cực ngắn nguyên khối MMIC (monolithic microwave integrated circuit). Các phần tử cao tần bao gồm các phần tử tích cực như các transistors và các phần tử thụ động như điện trở, tụ điện và cuộn cảm. Có hai nguyên liệu chính được dùng cho nguyên khối IC sóng cực ngắn (MMIC) là: GaAs và Si. Trong đó, GaAs được dùng cho dải tần từ 1 ÷ 100 (GHz), còn Si được dùng cho tần số dưới 10 (GHz). Công nghệ CMOS đang phát triển với mục đích để các IC CMOS sẽ có thể hoạt động với các tần số hàng GHz trong một vài năm tới. Chúng ta sẽ có thể xử lý không chỉ các tín hiệu tương tự cao tần mà cả các tín hiệu băng gốc trên cùng một chip nếu các thành phần cao tần tương tự CMOS trở nên sẵn có.



1.3.2. Bộ chuyển đổi tương tự - số

Các tham số cơ bản để xác định hiệu suất của các bộ chuyển đổi tương tự - số là tốc độ lấy mẫu và số các bit trên một mẫu. Hình 1.16 chỉ ra mối quan hệ giữa tần số lấy mẫu và số bit/mẫu.





Hình 1.16 Quan hệ giữa tần số lấy mẫu và số các bit phân giải

Một tham số cơ bản của bộ ADC là tần số lấy mẫu. Đôi khi SDR sử dụng phương pháp lấy mẫu tần thấp như được trình bày ở phần trước. Khi lấy mẫu tần thấp, tốc độ lấy mẫu phải lớn hơn hai lần dải thông tín hiệu đã được lọc thông dải. Một tham số cơ bản khác là dải động. Theo phương pháp truyền thống, mỗi thiết bị vô tuyến chỉ xử lý một dải hẹp bằng cách loại bỏ các tín hiệu nhiễu, máy thu có thể tập trung vào một dải mong muốn, điều chỉnh hệ số để đánh giá một cách tương đối tỉ số tín/tạp và tách ra tín hiệu nhỏ từ nền tạp âm. Tuy nhiên, với một máy thu dải rộng, không nên loại bỏ tín hiệu ra bởi vì chúng yêu cầu tất cả. Sẽ có các tín hiệu với dải rộng: các tín hiệu rất mạnh từ máy phát công suất lớn ở vị trí gần và các tín hiệu nhỏ bị giấu đi trong nền tạp âm. Kết quả là, máy thu phải có một dải động cực kỳ lớn đủ nhạy để khôi phục chính xác các tín hiệu yếu, nếu không thì các tín hiệu đó sẽ bị che khuất bởi các tín hiệu lớn. Máy thu cũng phải có độ tuyến tính cực cao; mọi sự biến dạng hoặc hòa âm sẽ tạo ra các tín hiệu ảnh lớn và không thể phân biệt được với tín hiệu đúng.

Giá trị hiệu suất của các bộ ADC có thể được biểu diễn theo: 2m. Fs

Trong đó: m là số bit/mẫu

Fs là dải lấy mẫu

Khi tốc độ lấy mẫu nằm trong khoảng một vài triệu mẫu/giây (Msps) - vài tỉ mẫu/giây (Gsps), tốc độ này thường bao hàm các ứng dụng SDR, giá trị hiệu suất này thường bị giới hạn bởi độ mở của bộ dung sai. Độ dung sai thay đổi theo độ sai lệch thời gian giữa thời gian thực hiện lấy mẫu và thời gian thực tế tín hiệu đầu vào tương tự được lấy mẫu. Dung sai sinh ra từ tạp âm nhiệt có phân bố Gaussian. Để tăng hiệu suất của bộ ADC chủ yếu cần giảm độ dung sai nhưng sự phát triển của việc lấy mẫu các bit nhằm đưa ra một tốc độ lấy mẫu nhất định đã diễn ra khá chậm: chỉ 1.5 bits trong suốt tám năm qua. Cũng có một sự cố gắng để tạo bộ chuyển đổi tương tự - số tốc độ rất cao dùng công nghệ siêu bán dẫn. Công nghệ này cho phép lấy mẫu các tín hiệu tương tự nhanh hơn các bộ chuyển đổi tương tự - số bán dẫn. Tuy nhiên, khi đó xuất hiện vấn đề là kích thước của thiết bị làm mát sẽ lớn hơn rất nhiều thiết bị ADC.



1.3.3. Mạch xử lý tín hiệu số

Khi một tín hiệu trung tần được lấy mẫu bởi một bộ ADC thì các tín hiệu bên dưới tần số trung tần phải được xử lý số như hình 1.17





Hình 1.17 Các chức năng xử lý số cho SDR lấy mẫu trung tần

Tín hiệu trung tần đã được số hoá từ bộ ADC sẽ được hạ tần, lọc và phân chia trước khi thực hiện xử lý tín hiệu tốc độ thấp hơn bằng bộ xử lý tín hiệu số (DSP). Quá trình xử lý tín hiệu tốc độ thấp hơn gồm: giải mã hóa kênh sửa sai và giải mã nguồn như giải nén dữ liệu, giải mã…



Trong tuyến phát, việc xử lý tín hiệu chậm hơn được thực hiện đầu tiên là: mã hoá nguồn như mã hóa và nén tín hiệu, giải mã kênh bao gồm cả sửa sai. Sau đó tín hiệu được lọc cho mỗi ứng dụng, nội suy và nâng tần trước khi tín hiệu được đưa tới bộ DAC. Quá trình xử lý tín hiệu tốc độ cao hơn như các tín hiệu trung tần yêu cầu mạch xử lý tín hiệu tốc độ rất cao. Tốc độ này có thể lên tới hàng nghìn triệu lệnh trên một giây (MIPS). Các IC thích hợp là các bộ xử lý tín hiệu số (DSP), dãy cổng lập trình tại chỗ (FPGA), hoặc IC chuyên dụng cụ thể cho thiết bị vô tuyến có cấu trúc xác định bằng phần mềm. Một chip DSP thực hiện xử lý tín hiệu bằng các lệnh (fetching instructions) và dữ liệu từ bộ nhớ, thực hiện điều khiển và lưu trữ dữ liệu đưa trở lại bộ nhớ, giống như một CPU bình thường. Sự khác nhau giữa một chip DSP và một chip CPU là DSP thường có một khối xử lý tín hiệu tốc độ cao, đặc biệt là khối MAC (khối nhân và tích luỹ). Bằng các chương trình gọi khác nhau trong bộ nhớ, một chip DSP có thể định lại cấu hình với các chức năng khác nhau. Một vài chip DSP tốc độ cao hay dùng trong thương mại là Texas Instruments TMS320C6202 và các thiết bị tương tự ADSP-21160M SHARC với tốc độ lần lượt là 2000 (MIPS) và 600 triệu dấu phảy động trên một giây (MFLODS). IC chuyên dụng là một IC mà được thiết kế với một nhiệm vụ riêng cố định, ví dụ: các IC chuyên dụng cụ thể xử lý tín hiệu là chip hạ tần tín hiệu số (DDC) và các chip lọc số. Một hạn chế của IC chuyên dụng là người dùng không thể thay đổi chức năng của chip. Còn dãy cổng lập trình tại chỗ có thể thực hiện bất kỳ một nhiệm vụ nào bằng cách ánh xạ nhiệm vụ với phần cứng. Mặt khác, dãy cổng lập trình tại chỗ (FPGA) có khả năng định lại cấu hình còn IC chuyên dụng không thể. Việc định lại cấu hình là một đặc điểm cho phép FPGA thực hiện với bất kỳ phần cứng sử dụng nào bằng cách thay đổi cấu hình dữ liệu trên một chip nhiều lần cần thiết. Cho dù, số cổng có thể thực hiện được trên một chip như Xilinx’s Virtex là trong dải 100.000 cổng tới 1.000.000 cổng song vẫn nhỏ hơn hàng triệu cổng đối với một IC chuyên dụng, khả năng định lại cấu hình này sẽ rất có ích trong thiết bị vô tuyến xác định bằng phần mềm (SDR) trong tương lai. Các FPGA điển hình bao gồm một dãy khối bảng logic tra cứu có khả năng định lại cấu hình để thực hiện logic chuỗi tổ hợp and/or và chương trình nguồn có thể tái định lại nhằm nối liền các khối logic. Một vài thuật toán xử lý tín hiệu đặc biệt phù hợp cho cấu trúc FPGA đã được phát triển như thuật toán số học được phân bố. Phương pháp số học phân bố dùng các bảng tra cứu nhằm xử lý tín hiệu nhanh, nó cho phép tạo ra các FPGA rất phù hợp. Ví dụ, bộ lọc FIR dùng thuật toán số học phân bố có cùng tốc độ với số đầu ra bộ lọc là 1 hoặc 100. Điều này tạo ra sự phù hợp để tạo ra một bộ lọc tốc độ cao với số đầu ra nhiều. Nhiều ứng dụng khác dùng ưu thế của cấu trúc FPGA sẽ xuất hiện trong tương lai. Một đặc điểm mới của FPGA là một vài công ty đang phát triển theo hướng định lại cấu hình động. Ví dụ, công cụ Jbits từ Xilinx cho phép người dùng thay đổi cấu hình của một phần FPGA trong khi FPGA đang hoạt động. Đây vẫn là một công nghệ mới, song nó sẽ là một công cụ rất hữu ích, ví dụ: một máy thu cần thuật toán cho phép định lại cấu hình để thu các tín hiệu đưa qua một kênh thay đổi động. Các IC chuyên dụng cho SDR là một loại chip mới mà có một phần cố định để xử lý tín hiệu chung và một phần có khả năng định lại cấu hình tùy thuộc vào các chuẩn vô tuyến khác nhau như các chuẩn điện thoại tế bào khác nhau. Bởi đây là mục đích để tăng ứng dụng cụ thể hơn là một chip FPGA đa năng, điều đó làm tăng hiệu qủa kinh tế và hiệu suất, đồng thời giảm công suất tiêu thụ so với FPGA. Một vài IC chuyên dụng cho SDR cũng có khả năng định lại cấu hình. Trong số các chip đã được đưa ra trên đây, các chip mà có các đặc tính định lại cấu hình đa năng là DSP và FPGA. Bảng sau đây trình bày chi tiết các điểm khác nhau giữa DSP và FPGA.

Bảng1.1 So sánh giữa FPGA và DSP




Chip FPGA

Chip DSP

Ngôn ngữ lập trình

VHDL, Verilog

Ngôn ngữ C, Assembly

Độ dễ của lập trình phần mềm

Khá dễ, song người lập trình phải biết về cấu trúc phần trước khi lập trình

Đơn giản

Tốc độ, chất lượng

Có thể rất nhanh nếu thiết kế một cấu trúc hợp lý

Tốc độ giới hạn bởi tốc độ đồng hồ của chip DSP

Khả năng định lại cấu hình

Loại SRAM của FPGA có thể định lại cấu hình mà không hạn chế số lần

Có thể định lại cấu hình bằng cách thay đổi nội dung chương trình trong bộ nhớ

Phương pháp định lại cấu hình

Bằng cách downloading dữ liệu cấu hình tới chip

Đơn giản bằng cách đọc chương trình ở địa chỉ nhớ khác

Các vùng mà FPGA có thể làm tốt hơn DSP hoặc ngược lại

Bộ lọc FIR, bộ lọc IIR, bộ tương quan, bộ nhân, FFT …

Qúa trình xử lý tín hiệu của chuỗi nguyên thuỷ

Công suất tiêu thụ

Có thể cực tiểu nếu mạch được thiết kế để tiết kiệm công suất hoặc công suất được điều khiển động

Công suất tiêu thụ không phụ vào dung lượng chương trình

Phương pháp thực hiện của MAC

Bộ nhân/cộng song song hoặc một sách số học được phân bố

Chức năng hoạt động của MAC được lặp lại

Tốc độ của MAC

Có thể rất nhanh nếu sử dụng thuật toán song song, nếu một bộ lọc được hoạt động bằng sách số học được phân bố thì tốc độ hoạt động không phụ thuộc vào số đầu ra

Bị giới hạn bởi hoạt động của chip DSP, nếu dùng một bộ lọc thì tốc độ sẽ chậm hơn nếu số đầu ra giảm.

Song song hóa

Có thể được song song hóa để đạt được hiệu qủa cao

Chương trình chip DSP thường là nối tiếp và không thể song song hóa

CHƯƠNG 2

PHÂN TÍCH CẤU TRÚC CỦA SDR
Ngày nay, những kỹ thuật Software Defined Radio - SDR đã đưa ra thiết kế cao tần, bao gồm cấu trúc cao tần, chuyển đổi dữ liệu và các thành phần cao tần số đang từng bước đưa vào ngày càng nhiều trong các sản phẩm mới. Giải pháp cơ bản đó là thiết bị vô tuyến có cấu trúc mềm - SDR hoàn toàn, với việc chuyển đổi A/D ở anten, vẫn chưa thực hiện được tại những tần số sóng mang (GHz). Tuy nhiên, những tiến bộ công nghệ gần đây cho phép bộ chuyển đổi A/D có thể đưa gần anten hơn.

Theo lý thuyết, một thiết bị vô tuyến có cấu trúc mềm sẽ cho phép phát và thu tín hiệu tại bất kỳ một mức công suất, dải thông, kỹ thuật điều chế nào. Phần cứng của máy thu và máy phát tương tự hiện thời vẫn đang theo hướng tiếp cận để đạt được những kết qủa lý tưởng này. Phần này sẽ giới thiệu một vài kỹ thuật thiết kế để tổng hợp các cấu trúc chuyển đổi cao tần của SDR và để nghiên cứu giải quyết các yêu cầu công nghệ khi phần cứng khối cao tần của SDR lý tưởng trở thành thực tế.



2.1. Yêu cầu và đặc điểm kỹ thuật của SDR

  • Có ba động lực điều khiển chính cho sự phát triển của SDR, đó là :

  • Thứ nhất là sự thúc đẩy từ yêu cầu “world roaming - lưu động toàn cầu” đối với máy điện thoại di động. Nghĩa là, các máy điện thoại di động cũng có thể hoạt động tốt ở Châu Âu với chuẩn vô tuyến GSM và ở Mỹ với các hệ thống IS94, IS95 và ở Châu Á, Nhật Bản với PDC và các hệ thống PHS.

  • Thứ hai là những khuyến nghị tập trung chủ yếu vào để kết hợp các đặc điểm chất lượng của máy điện thoại vô tuyến (GSM, DECT và UMTS), với chức năng mạng cá nhân PAN (như: Bluetooth) và mạng nội bộ (như: HIPER - LAN).

  • Thứ ba là nhằm giảm giá thành sản phẩm đảm bảo tính kinh tế với thiết bị vô tuyến đa chuẩn và phổ biến.

2.1.1. Đặc điểm của máy phát

Các tham số quan trọng chính khi thiết kế máy phát cần quan tâm là :



  • Mức công suất ra

  • Dải điều khiển công suất

  • Những phát xạ giả

  1. Mức công suất ra của máy phát

Các mức công suất ra của máy phát được tạo ra từ một máy di động (MS) phụ thuộc vào chuẩn và phân lớp của nó. Trong tất cả các trường hợp, máy phát cần tạo ra công suất được điều khiển qua một dải đáng kể để đảm bảo các sai số tương đối tốt. Cấu trúc này sử dụng các yêu cầu chuẩn như trong bảng 2.1 sau đây :

Bảng 2.1 Yêu cầu về công suất cho các giao diện vô tuyến

Chuẩn giao diện vô tuyến

Công suất ra lớn nhất lý tưởng

Công suất ra nhỏ nhất lý tưởng (dBm)

Điều khiển công suất

Lớp đầu cuối

Pmax

(dBm)


Các mức

Dải công

suất (dBm)



Khoảng cách

GSM 900

2

3

4



5

39

37

33



29

5

0 - 2

3 - 15


16 - 18

19 - 31


39

37 - 13


11 - 7

5

2 dB

3 dB


DCS 1800

1

2

3



30

24

36



0

29

30 - 31


0 - 8

9 - 13


14

15 - 28


36

34 - 32


30 - 14

12 - 4


2

0

2 dB

2 dB


2 dB

Công suất ra lý tưởng




Mức

Công suất (dBm)

DECT

1

2








4

24








UMTS-FDD

1

2

3



4

33

27

24



21

- 44

Các bước

1

2



3







UMTS-TDD

2

3


24

21


- 44










Bluetooth

1

2

3



20

4

0



+ 4

- 6


-

Pmin<-4

Pmin<-30

Pmin<-30


Pmin ÷ Pmax

Pmin ÷ Pmax

Pmin ÷ Pmax









1   2   3   4   5


Cơ sở dữ liệu được bảo vệ bởi bản quyền ©hocday.com 2019
được sử dụng cho việc quản lý

    Quê hương