A.2 Phương pháp đo các đặc trưng điện giao diện G.703 64 kbit/s

- Thiết bị đầu cuối phát luồng bit có cả bit nhị phân 1 và 0, ví dụ PRBS(2¹¹- 1).

- Dùng thiết bị đo giám sát luồng bit ra. Trong khoảng thời gian đo là 5 phút, tối thiểu có 1 phút không lỗi.



Hình A.2.1: Đo mã hoá tín hiệu tại cổng lối ra

A.2.2 Dạng xung tại cổng lối ra

Cấu hình đo: hình A.2.2.

Thực hiện:

- Thiết bị đầu cuối phát các xung có khoảng trống và dấu. Dùng thiết bị đo, đo biên độ và dạng các xung dương và âm (đo tại tâm khoảng thời gian xung) và độ rộng xung dương và âm (đo tại điểm giữa danh định biên độ xung, nghĩa là 0,5 V).

- Độ chính xác phép đo phải tốt hơn 30 mV. Thiết bị đo có khả năng ghi lại thành phần DC, băng thông lớn hơn hoặc bằng 200 MHz.



Hình A.2.2: Đo dạng xung lối ra

A.2.3 Mã hoá, giới hạn suy hao lối vào và miễn nhiễm đối với các phản xạ

Cấu hình đo: hình A.2.3.

Thực hiện:

- Máy đo và máy phát mẫu tạo các tín hiệu là chuỗi bit giả ngẫu nhiên độ dài (2¹¹- 1) tuân theo quy định ở mục 2.1 của khuyến nghị ITU-T O.152 và các nguyên tắc mã hoá trong mục 7.1.1, có dạng sóng thoả mãn các điều kiện trong hình 13 và 14.

- Tín hiệu nhiễu từ máy phát mẫu có cùng dạng như tín hiệu thử với tốc độ 64 kbit/s ± 100 ppm, không đồng bộ với tín hiệu thử.

- Mạng kết hợp có trở kháng 120 , tín hiệu nhiễu được đưa vào nhánh suy hao 20 dB của mạng, tín hiệu thử được đưa vào nhánh có suy hao 0 dB.

- Bộ mô phỏng cáp có suy hao 3 dB tại tần số 128 kHz và đặc tính suy hao tuân theo luật

- Giám sát số liệu lối ra trong các điều kiện:

a. Không có bộ mô phỏng cáp và tín hiệu nhiễu, có tín hiệu thử PRBS từ máy đo; và

b. Có bộ mô phỏng cáp và không có tín hiệu nhiễu; và

c. Không có bộ mô phỏng cáp và có tín hiệu nhiễu; và

d. Có bộ mô phỏng cáp và có tín hiệu nhiễu.

+ Tráo dây nối tới thiết bị đầu cuối và lặp lại phép đo

+ Trong thời gian đo 5 phút, tối thiểu có 1 phút số liệu thu được từ thiết bị đầu cuối giống với tín hiệu được tạo ra.

Chú ý: Luật của bộ mô phỏng cáp được áp dụng trong dải tần từ 100 kHz tới 1 MHz.



Hình A.2.3: Đo giới hạn suy hao lối vào và tính miễn nhiễm đối với các phản xạ

A.2.4 Suy hao phản xạ tại cổng lối vào

Cấu hình đo: hình A.2.4.

Thực hiện:

- Máy phát tạo tín hiệu thử hình sin có biên độ đỉnh 1 V tần số giữa 4 kHz và 384 kHz.

- Đo điện áp tại một nhánh cầu bằng vôn kế chọn tần cóp băng thông nhỏ hơn 1 kHz.

- Giá trị suy hao phản xạ đo được phải lớn hơn hoặc bằng các giá trị cho trong bảng 8.

- Thiết bị đầu cuối có thể cấu hình như sau:

+ Định thời lối ra chuẩn theo xung nhịp nội, hoặc

+ Định thời lối ra chuẩn theo nguồn xung nhịp ngoài bất kỳ.

- Nguồn điều chế có thể ở trong máy phát xung nhịp hoặc máy phát mẫu. Máy phát mẫu tạo tín hiệu chuỗi giả ngẫu nhiên 2¹¹- 1. Phép đo thực hiện với tốc độ số liệu danh định 64 kbit/s. Có thể cần thiết đồng bộ máy phát mẫu với:

+ Cổng lối ra thiết bị đầu cuối khi thiết bị đầu cuối hoạt động ở chế độ nguồn xung nhịp nội, hoặc

+ Với nguồn đồng bộ ngoài khi thiết bị đầu cuối đồng bộ theo nguồn này để tránh khả năng xảy ra các trượt.

- Nguồn điều chế cho lối vào tín hiệu thiết bị đầu cuối tạo ra các thành phần rung pha hình sin tại các điểm trên đồ thị hình 15 và bảng 7.

Trong thời gian đo, yêu cầu không có lỗi bit xuất hiện, giá trị rung pha đỉnh - đỉnh tuân theo bảng 5.



Hình A.2.5: Đo rung pha vào và ra

A.2.6 Trở kháng so với đất

Cấu hình đo: hình A.2.6.

Thực hiện:

- Máy phát tạo tín hiệu hình sin (V_gen) biên độ 2V r.m.s ± 20 mV, dải tần từ 10 Hz tới 1 MHz. Đo điện áp thử V_test.

- Giá trị V_test phải nhỏ hơn 19,2 V r.m.s.



Hình A.2.6: Đo trở kháng so với đất

A.2.7 Suy hao chuyển đổi dọc

Cấu hình đo: hình A.2.7.

Thực hiện:

- Máy phát tạo tín hiệu thử hình sin (V_gen) điện áp 1 V r.m.s ± 10 mV, tần số bất kỳ trong dải từ 3,4 kHz tới 256 kHz.

- Suy hao chuyển đổi dọc phải lớn hơn hoặc bằng các giá trị cho trong bảng 6 và bảng 9



Hình A.2.7: Đo suy hao chuyển đổi dọc

A.3 Phương pháp đo các đặc trưng điện tại giao diện V.35

Tương tự như phương pháp đo các đặc trưng điện tại giao diện V.11.

Các mạch trao đổi tại giao diện V.35 tuân thủ theo bảng A.4.1.

Các mạch trao đổi tại giao diện V.11 tuân thủ theo bảng A.4.2

(Tham khảo)