TIÊu chuẩn ngành tcn 68 216: 2002



tải về 448.61 Kb.
trang2/5
Chuyển đổi dữ liệu07.07.2016
Kích448.61 Kb.
1   2   3   4   5

6. Đặc trưng điện của các mạch trao đổi giao diện V.35

6.1 Đặc trưng điện của mạch trao đổi cân bằng

Đặc trưng điện của các mạch trao đổi cân bằng (mạch 103, 104, 113, 114 của bảng 1) tuân thủ phụ lục II trong khuyến nghị ITU-T V.35, được trích dẫn nguyên vẹn sau đây.



6.1.1 Máy phát

Mạch này phải tuân theo các yêu cầu sau:

a. Trở kháng nguồn trong dải từ 50 đến 150 ;

b. Điện trở giữa các đầu cuối bị ngắn mạch và mạch 102: 150 ± 15 .

c. Khi kết cuối bằng tải thuần trở 100 , điện áp đầu cuối - đầu cuối phải có giá trị 0,55 V ± 20%, sao cho đầu cuối A dương so với đầu cuối B khi phát bit “0” và trạng thái sẽ đảo lại khi phát bit “1”.

d. Thời gian tăng từ điểm 10% tới 90% của bất kỳ sự thay đổi trạng thái khi kết cuối như trong mục c) phải nhỏ hơn giá trị lớn nhất trong hai giá trị sau: 1% độ rộng xung danh định của phần tử tín hiệu bất kỳ hoặc 40 ns.

e. Trung bình số học điện áp đầu cuối A so với mạch 102 và đầu cuối B so với mạch 102 (điện áp lệch một chiều) không lớn hơn 0,6 V khi được kết cuối như trong mục c).

6.1.2 Tải

Tải phải tuân theo các yêu cầu sau:

a. Trở kháng lối vào trong khoảng: 100 ± 10 , là thuần trở trong dải tần hoạt động;

b. Điện trở giữa các đầu cuối ngắn mạch và mạch 102: 150 ± 15 .



6.1.3 Cáp

Cáp giao diện phải là cáp kim loại nhiều đôi cân bằng với giá trị trở kháng đặc tính giữa 80 và 120  tại tần số cơ bản của dạng sóng định thời.



6.2 Đặc trưng điện của mạch trao đổi không cân bằng

Các đặc trưng điện của các mạch trao đổi không cân bằng (các mạch còn lại của bảng 1) tuân thủ khuyến nghị ITU-T V.28 như đã được trích dẫn trong mục 5.2.



7. Đặc trưng điện của giao diện G.703 64 kbit/s

7.1 Cổng lối ra

7.1.1 Mã hoá tín hiệu

Yêu cầu:

Tín hiệu phát từ cổng lối ra phải tuân theo các nguyên tắc mã hoá như sau:



Bước 1: Một chu kỳ bit 64 kbit/s được chia thành 4 khoảng đơn vị

Bước 2: Bit nhị phân 1 được mã hoá thành khối bốn bit: 1100

Buớc 3: Bit nhị phân 0 được mã hoá thành khối bốn bit: 1010

Bước 4: Tín hiệu nhị phân được chuyển thành tín hiệu ba mức bằng cách thay thế luân phiên cực tính các khối.

Bước 5: Sự thay thế cực tính của các khối được thực hiện cứ sau 8 khối, đánh dấu bit cuối trong mỗi byte.

Các nguyên tắc chuyển đổi minh họa trong hình 12.



Phép đo: Theo mục A.2.1.



Hình 12: Nguyên tắc mã hóa

7.1.2 Dạng xung



Yêu cầu: Dạng xung tại cổng lối ra phải tuân theo các yêu cầu trong bảng 4 và các hình 13, 14.

Phép đo: Theo mục A.2.2.

Bảng 4: Dạng xung lối ra

Dạng xung (danh định là vuông)

Tất cả các xung của tín hiệu hợp lệ phải tuân theo giới hạn như hình 13 và 14, không kể đến cực tính

Cáp cho mỗi hướng truyền

Một đôi dây đối xứng

Trở kháng tải thử

120 , thuần trở

Điện áp đỉnh danh định mức cao (có xung)

1,0 V

Điện áp đỉnh mức thấp (không xung)

0 ± 0,1 V

Độ rộng xung danh định

3,9 µs đối với xung đơn

7,8 µs đối với xung kép



Tỉ lệ biên độ xung dương và âm tính từ điểm giữa độ rộng xung danh định

Từ 0,95 tới 1,05

Tỉ lệ các độ rộng xung dương và âm tính từ điểm giữa biên độ xung

Từ 0,95 tới 1,05



Hình 13: Giới hạn đối với xung đơn



Hình 14: Giới hạn đối với xung kép

7.1.3 Định thời lối ra

Thiết bị đầu cuối phải có khả năng:

- Đồng bộ định thời lối ra với tín hiệu định thời thu được tại phía thu của giao diện; hay

- Đồng bộ định thời lối ra với tín hiệu chuẩn bên ngoài (chế độ hoạt động cận đồng bộ).



Chú ý: Yêu cầu trên không loại trừ các nguồn định thời phụ, ví dụ nguồn xung nhịp nội.

7.1.4 Rung pha lối ra

Yêu cầu: Rung pha đỉnh - đỉnh lối ra không được lớn hơn các giá trị quy định trong bảng 5.

Phép đo: Theo mục A.2.5.

Bảng 5: Giá trị rung pha lối ra cực đại

Băng thông bộ lọc đo

Rung pha lối ra đỉnh-đỉnh (cực đại)

Băng cao

Băng thấp

20 Hz

20 kHz

0,25 UI

3 kHz

20 kHz

0,05 UI

Chú ý: 0,25 UI = 3,9 ms; 0,05 UI = 0,78 ms

7.1.5 Trở kháng so với đất

Yêu cầu: Khi thiết bị đầu cuối có nối đất, trở kháng so với đất của cổng lối ra phải lớn hơn 1000  trong dải tần từ 10 Hz tới 1 MHz khi đo với điện áp tín hiệu thử hình sin có biên độ 2 V r.m.s.

Phép đo: Theo mục A.2.6.

7.1.6 Suy hao chuyển đổi dọc (LCL)

Yêu cầu: Khi thiết bị đầu cuối có nối đất, suy hao chuyển đổi dọc cổng lối ra không nhỏ hơn các giá trị quy định trong bảng 6.

Phép đo: Theo mục A.2.7.

Bảng 6: Suy hao chuyển đổi dọc lối ra

Tần số

Suy hao chuyển đổi dọc

3,4 kHz

40 dB

3,4 kHz tới 34 kHz

Giảm 20 dB/10 độ chia từ 40 dB xuống 20 dB

34 kHz tới 256 kHz

20 dB

7.2 Cổng lối vào

7.2.1 Mã hoá tín hiệu

Yêu cầu: Cổng lối vào phải giải mã không có lỗi tín hiệu đã được mã hoá tuân theo các nguyên tắc mã hoá trong mục 7.1.1.

Phép đo: Theo mục A.2.3.

7.2.2 Giới hạn xung nhịp lối vào

Thiết bị đầu cuối phải hoạt động không có lỗi với tín hiệu mã hoá theo các nguyên tắc mã hoá trong mục 7.1.1 trong dải 64 kbit/s ± 100 ppm.



7.2.3 Giới hạn rung pha lối vào

Yêu cầu: Thiết bị đầu cuối phải hoạt động không có lỗi với rung pha lối vào hình sin cực đại quy định trong hình 15 và bảng 7.

Phép đo: Theo mục A.2.5.



Hình 15: Giới hạn rung pha lối vào

Bảng 7: Giới hạn rung pha lối vào

Biên độ đỉnh - đỉnh, UI

Tần số, Hz

A1

A2

f1

f2

f3

f4

0,25

0,05

20

600

3000

20000

Chú ý: 0,25 UI = 3,9 ms; 0,05 UI = 0,78 ms

7.2.4 Giới hạn suy hao lối vào

Yêu cầu: Cổng lối vào phải hiểu chính xác tín hiệu 64 kbit/s lối vào tuân theo các nguyên tắc mã hoá trong mục 7.1.1 sau khi qua đôi dây cáp với các đặc tính sau:

a. Suy hao tuân theo luật , suy hao tại tần số 128 kHz nằm trong dải từ 0 tới 3 dB;

b. Trở kháng đặc tính bằng 120  ± 20% trong dải tần từ 200 kHz đến 1 MHz; bằng 120  ± 10% tại 1 MHz.

Phép đo: Theo mục A.2.3.

7.2.5 Miễn nhiễm với các phản xạ

Yêu cầu:

- Không có lỗi xuất hiện khi tổ hợp của một tín hiệu thường và một tín hiệu nhiễu qua cáp nhân tạo có suy hao tại tần số 128 kHz nằm trong dải từ 0 tới 3 dB được đưa tới lối vào.

- Tín hiệu thường là chuỗi bit giả ngẫu nhiên độ dài 211-1 tuân theo quy định ở mục 2.1 của khuyến nghị ITU-T O.152 (tham khảo phụ lục B.3) và các nguyên tắc mã hoá trong mục 7.1.1, có dạng sóng thoả mãn các điều kiện trong hình 13 và 14.

- Tín hiệu nhiễu là tín hiệu có cùng dạng như tín hiệu danh định nhưng có mức thấp hơn so với tín hiệu danh định 20 dB với tốc độ 64 kbit/s ± 100 ppm, không đồng bộ với tín hiệu danh định.



Phép đo: Theo mục A.2.3.

7.2.6 Suy hao phản xạ

Yêu cầu: Suy hao phản xạ lối vào tương ứng với điện trở 120  tại giao diện phải lớn hơn hoặc bằng các giá trị quy định trong bảng 8.

Phép đo: Theo mục A.2.4.

Bảng 8: Suy hao phản xạ lối vào

Tần số

Suy hao phản xạ

4 kHz tới13 kHz

12 dB

13 kHz tới 256 kHz

18 dB

256 kHz tới 384 kHz

14 dB

7.2.7 Trở kháng so với đất

Yêu cầu: Khi thiết bị đầu cuối có nối đất, trở kháng so với đất của cổng lối vào phải lớn hơn 1000  trong dải tần từ 10 Hz đến 1 MHz khi đo với điện áp tín hiệu thử hình sin có biên độ 2 V r.m.s.

Phép đo: Theo mục A.2.6.

7.2.8 Suy hao chuyển đổi dọc (LCL)

Yêu cầu: Khi thiết bị đầu cuối có nối đất, suy hao chuyển đổi dọc của cổng lối vào không nhỏ hơn các giá trị quy định trong bảng 9.

Phép đo: Theo mục A.2.7.

Bảng 9: Suy hao chuyển đổi dọc cổng lối vào

Tần số

Suy hao chuyển đổi dọc

3,4 kHz

40 dB

3,4 kHz tới 34 kHz

Giảm 20 dB/10 độ chia từ 40 dB xuống 20 dB

34 kHz tới 256 kHz

20 dB

Ghi chú: Đối với tín hiệu có tốc độ n x 64 kbit/s (n = 2  31) được định tuyến qua thiết bị ghép kênh 2048 kbit/s thì giao diện phải có cùng đặc tính điện/vật lý với giao diện 2048 kbit/s.
PHỤ LỤC A

(Quy định)



A.1 Phương pháp đo các đặc trưng điện của giao diện V.11

A.1.1 Điện áp lệch một chiều của máy phát

Cấu hình đo: hình A.1.1.

Thực hiện:

- Mắc nối tiếp hai điện trở có giá trị 50  giữa hai điểm A và B.

- Đo điện áp giữa A và B, điện áp điểm giữa hai điện trở và điểm C trong hai trạng thái nhị phân “1” và “0”.

- Trong cả hai trường hợp, giá trị tuyệt đối của điện áp lệch một chiều không được lớn hơn 3 V. Thay đổi về giá trị tuyệt đối của biên độ điện áp lệch một chiều không lớn hơn 0,3 V.





Hình A.1.1: Đo điện áp lệch một chiều máy phát

A.1.2 Các tham số tĩnh

a) Hở mạch

Cấu hình đo: hình A.1.2a.

Thực hiện:

- Đo điện áp giữa A và B, giữa A và C, giữa B và C trong cả hai trường hợp trạng thái nhị phân là “1” và “0”.

- Trong cả hai trường hợp, giá trị tuyệt đối của các điện áp đo được phải nhỏ hơn hoặc bằng 6,0 V.

b) Kết cuối

Cấu hình đo: hình A.1.2b.

Thực hiện:

- Công tắc S1 ở vị trí đóng, công tắc S2 ở vị trí mở. Đo điện áp giữa A và B bằng vôn kế V1. Đây là giá trị V0.

- Tiếp theo, công tắc S1 ở vị trí mở, công tắc S2 ở vị trí đóng. V1 chỉ giá trị điện áp Vt, V2 chỉ giá trị điện áp Vos.

- Thực hiện các bước trên trong cả hai trường hợp trạng thái nhị phân là “1” và “0”.





Hình A.1.2: Đo các tham số tĩnh của máy phát

c) Ngắn mạch

Cấu hình đo: hình A.1.2c.

Thực hiện:

- Đo các giá trị dòng lối ra từ A đến C và từ B đến C trong cả hai trường hợp trạng thái nhị phân tín hiệu lối ra là “1” và “0”.

- Giá trị tuyệt đối dòng đo được phải nhỏ hơn 150 µA.

d) Ngắt nguồn

Cấu hình đo: hình A.1.2d.

Thực hiện:

- Tắt nguồn máy phát;

- Đặt điện áp giữa mỗi đầu ra A, B và điểm C trong dải - 0,25 V tới +0,25 V;

- Đo dòng lối ra bằng các micro ampe kế A1 và A2;

- Giá trị tuyệt đối của dòng đo được phải nhỏ hơn 100 µA.

A.1.3 Độ cân bằng động điện áp và thời gian sườn lên của xung

Cấu hình đo: hình A.1.3.

Thực hiện:

- Máy phát tạo tín hiệu lối vào gồm các xung “1” và “0” liên tiếp với độ rộng xung tb có thể thay đổi được quanh giá trị 200 ns.

- Dùng máy hiện sóng đo dạng sóng giữa hai điểm A và B. Giá trị điện áp đỉnh - đỉnh giữa hai điểm A và B phải nhỏ hơn 0,4 V.

- Dùng máy hiện sóng đo dạng sóng giữa hai điểm C và D. Khi độ rộng xung danh định của tín hiệu thử, tb  200 ns, thời gian sườn lên của xung đầu ra tr  0,1tb. Khi tb  200 ns, thời gian sườn lên của xung đầu ra tr  20 ns.





Hình A.1.3: Đo cân bằng động điện áp thời gian sườn lên của xung

A.1.4 Độ nhạy tín hiệu lối vào DC

Cấu hình đo: hình A.1.4.

Thực hiện:

- Đặt các điện áp lối vào Via, Vib và điện áp Vi theo các giá trị quy định trong bảng A.1. Xác định giá trị nhị phân lối ra có tuân thủ theo bảng A.1 hay không.





Hình A.1.4: Đo độ nhạy tín hiệu lối vào DC

Bảng A.1: Các mức điện áp thử

Điện áp sử dụng (V)

Điện áp lối vào (V)

Trạng thái nhị phân lối ra

Via

Vib

-12

0

+12



0

0

-12


0

+12


-12

+12


+12

-12


Không xác định

+10

+4

-10



-4

+4

+10


-4

-10


+6

-6

-6



+6

0

1

1



0

+0,30

0

+7,15



+6,85

-7,15


-6,85

0

+0,30


+6,85

+7,15


-6,85

-7,15


+0,3

-0,3


+0,3

-0,3


-0,3

+0,3


0

1

0



1

1

0


1   2   3   4   5


Cơ sở dữ liệu được bảo vệ bởi bản quyền ©hocday.com 2016
được sử dụng cho việc quản lý

    Quê hương