Đặc trưng điện của các mạch trao đổi giao diện V.35

Đặc trưng điện của các mạch trao đổi cân bằng (mạch 103, 104, 113, 114 của bảng 1) tuân thủ phụ lục II trong khuyến nghị ITU-T V.35, được trích dẫn nguyên vẹn sau đây.

Mạch này phải tuân theo các yêu cầu sau:

a. Trở kháng nguồn trong dải từ 50 đến 150 ;

b. Điện trở giữa các đầu cuối bị ngắn mạch và mạch 102: 150 ± 15 .

c. Khi kết cuối bằng tải thuần trở 100 , điện áp đầu cuối - đầu cuối phải có giá trị 0,55 V ± 20%, sao cho đầu cuối A dương so với đầu cuối B khi phát bit “0” và trạng thái sẽ đảo lại khi phát bit “1”.

d. Thời gian tăng từ điểm 10% tới 90% của bất kỳ sự thay đổi trạng thái khi kết cuối như trong mục c) phải nhỏ hơn giá trị lớn nhất trong hai giá trị sau: 1% độ rộng xung danh định của phần tử tín hiệu bất kỳ hoặc 40 ns.

e. Trung bình số học điện áp đầu cuối A so với mạch 102 và đầu cuối B so với mạch 102 (điện áp lệch một chiều) không lớn hơn 0,6 V khi được kết cuối như trong mục c).

6.1.2 Tải

Tải phải tuân theo các yêu cầu sau:

a. Trở kháng lối vào trong khoảng: 100 ± 10 , là thuần trở trong dải tần hoạt động;

b. Điện trở giữa các đầu cuối ngắn mạch và mạch 102: 150 ± 15 .

Cáp giao diện phải là cáp kim loại nhiều đôi cân bằng với giá trị trở kháng đặc tính giữa 80 và 120  tại tần số cơ bản của dạng sóng định thời.

Các đặc trưng điện của các mạch trao đổi không cân bằng (các mạch còn lại của bảng 1) tuân thủ khuyến nghị ITU-T V.28 như đã được trích dẫn trong mục 5.2.

Tín hiệu phát từ cổng lối ra phải tuân theo các nguyên tắc mã hoá như sau:

Các nguyên tắc chuyển đổi minh họa trong hình 12.

7.1.2 Dạng xung

Thiết bị đầu cuối phải có khả năng:

- Đồng bộ định thời lối ra với tín hiệu định thời thu được tại phía thu của giao diện; hay

- Đồng bộ định thời lối ra với tín hiệu chuẩn bên ngoài (chế độ hoạt động cận đồng bộ).

Tần số	Suy hao chuyển đổi dọc
3,4 kHz	40 dB
3,4 kHz tới 34 kHz	Giảm 20 dB/10 độ chia từ 40 dB xuống 20 dB
34 kHz tới 256 kHz	20 dB

Thiết bị đầu cuối phải hoạt động không có lỗi với tín hiệu mã hoá theo các nguyên tắc mã hoá trong mục 7.1.1 trong dải 64 kbit/s ± 100 ppm.

a. Suy hao tuân theo luật , suy hao tại tần số 128 kHz nằm trong dải từ 0 tới 3 dB;

b. Trở kháng đặc tính bằng 120  ± 20% trong dải tần từ 200 kHz đến 1 MHz; bằng 120  ± 10% tại 1 MHz.

Phép đo: Theo mục A.2.3.

7.2.5 Miễn nhiễm với các phản xạ

Yêu cầu:

- Không có lỗi xuất hiện khi tổ hợp của một tín hiệu thường và một tín hiệu nhiễu qua cáp nhân tạo có suy hao tại tần số 128 kHz nằm trong dải từ 0 tới 3 dB được đưa tới lối vào.

- Tín hiệu thường là chuỗi bit giả ngẫu nhiên độ dài 2¹¹-1 tuân theo quy định ở mục 2.1 của khuyến nghị ITU-T O.152 (tham khảo phụ lục B.3) và các nguyên tắc mã hoá trong mục 7.1.1, có dạng sóng thoả mãn các điều kiện trong hình 13 và 14.

- Tín hiệu nhiễu là tín hiệu có cùng dạng như tín hiệu danh định nhưng có mức thấp hơn so với tín hiệu danh định 20 dB với tốc độ 64 kbit/s ± 100 ppm, không đồng bộ với tín hiệu danh định.

(Quy định)

- Mắc nối tiếp hai điện trở có giá trị 50  giữa hai điểm A và B.

- Đo điện áp giữa A và B, điện áp điểm giữa hai điện trở và điểm C trong hai trạng thái nhị phân “1” và “0”.

- Trong cả hai trường hợp, giá trị tuyệt đối của điện áp lệch một chiều không được lớn hơn 3 V. Thay đổi về giá trị tuyệt đối của biên độ điện áp lệch một chiều không lớn hơn 0,3 V.

- Đo điện áp giữa A và B, giữa A và C, giữa B và C trong cả hai trường hợp trạng thái nhị phân là “1” và “0”.

- Trong cả hai trường hợp, giá trị tuyệt đối của các điện áp đo được phải nhỏ hơn hoặc bằng 6,0 V.

b) Kết cuối

Cấu hình đo: hình A.1.2b.

Thực hiện:

- Công tắc S₁ ở vị trí đóng, công tắc S₂ ở vị trí mở. Đo điện áp giữa A và B bằng vôn kế V₁. Đây là giá trị V₀.

- Tiếp theo, công tắc S₁ ở vị trí mở, công tắc S₂ ở vị trí đóng. V₁ chỉ giá trị điện áp V_t, V₂ chỉ giá trị điện áp V_os.

- Thực hiện các bước trên trong cả hai trường hợp trạng thái nhị phân là “1” và “0”.

- Đo các giá trị dòng lối ra từ A đến C và từ B đến C trong cả hai trường hợp trạng thái nhị phân tín hiệu lối ra là “1” và “0”.

- Giá trị tuyệt đối dòng đo được phải nhỏ hơn 150 µA.

d) Ngắt nguồn

Cấu hình đo: hình A.1.2d.

Thực hiện:

- Tắt nguồn máy phát;

- Đặt điện áp giữa mỗi đầu ra A, B và điểm C trong dải - 0,25 V tới +0,25 V;

- Đo dòng lối ra bằng các micro ampe kế A₁ và A₂;

- Giá trị tuyệt đối của dòng đo được phải nhỏ hơn 100 µA.

A.1.3 Độ cân bằng động điện áp và thời gian sườn lên của xung

Cấu hình đo: hình A.1.3.

Thực hiện:

- Máy phát tạo tín hiệu lối vào gồm các xung “1” và “0” liên tiếp với độ rộng xung t_b có thể thay đổi được quanh giá trị 200 ns.

- Dùng máy hiện sóng đo dạng sóng giữa hai điểm A và B. Giá trị điện áp đỉnh - đỉnh giữa hai điểm A và B phải nhỏ hơn 0,4 V.

- Dùng máy hiện sóng đo dạng sóng giữa hai điểm C và D. Khi độ rộng xung danh định của tín hiệu thử, t_b  200 ns, thời gian sườn lên của xung đầu ra t_r  0,1t_b. Khi t_b  200 ns, thời gian sườn lên của xung đầu ra t_r  20 ns.

- Đặt các điện áp lối vào V_ia, V_ib và điện áp V_i theo các giá trị quy định trong bảng A.1. Xác định giá trị nhị phân lối ra có tuân thủ theo bảng A.1 hay không.