Số tín chỉ: 3 (45 tiết lt;15 tiết tl) Giảng viên

Nội dung

1.1 Mạch logic CMOS cơ bản.

1.2 Layout và chế tạo CMOS.

1.3 Phân vùng thiết kế.

1.4 Bộ vi xử lý MIPS đơn giản.

1.5 Thiết kế logic.

1.6 Thiết kế mạch.

1.7 Thiết kế vật lý.

1.8 Xác minh thiết kế.

1.9 Sản xuất, đóng gói và kiểm tra.

2.1 Giới thiệu

2.2 Đặc tính lý tưởng I-V.

2.3 Đặc tính C-V

2.4 Các ảnh hưởng của I-V không lý tưởng.

2.5 Đặc tính truyền đạt DC.

2.6 Mô hình trì hoãn DC ở mức chuyển mạch.

3.1 Giới thiệu

3.2 Công nghệ CMOS

3.3 Qui luật thiết kế layout.

3.4 Những cải tiến quá trình xử lý CMOS.

3.5 Các vấn đề CAD liên quan đến công nghệ.

3.6 Các vấn đề sản xuất.

4.1 Giới thiệu

4.2 Đánh giá trì hoãn.

4.3 Định kích thước transistor và nỗ lực logic.

4.4 Vấn đề tiêu tán công suất.

4.5 Liên kết nối.

4.6 Kỹ thuật nối dây.

4.7 Lề thiết kế.

4.8 Độ tin cậy.

4.9 Lập tỉ lệ

5.1 Mở đầu.

5.2 SPICE.

5.3 Mô hình linh kiện.

5.4 Đặc trưng hóa linh kiện.

5.5 Đặc trưng hóa mạch.

5.6 Mô phỏng liên kết nối.

6.1 Mở đầu.

6.2 Họ mạch tổ hợp.

6.3 Những khuyết điểm của mạch.

6.4 Họ mạch tổ hợp đang sử dụng phổ biến trong thiết kế chip.

6.5 Thiết kế mạch logic công suất thấp.

6.6 So sánh các họ mạch tổ hợp.

6.7 Thiết kế mạch SOI

7.1 Giới thiệu.

7.2 Mạch tuần tự tĩnh.

7.3 Thiết kế mạch chốt và flipflop.

7.4 Hệ phương pháp phần tử tuần tự tĩnh.

7.5 Mạch tuần tự động.

7.6 Vấn đề đồng bộ hóa.

7.7 Vấn đề kỹ thuật đường ống.

7.8 Nghiên cứu CPU Pentium.

8.1 Mở đầu.

8.2 Các chiến lược thiết kế có cấu trúc.

8.3 Các phương pháp thiết kế.

8.4 Luồng thiết kế.

8.5 Vấn đề kinh tế.

8.6 ASIC – SoC.

8.7 Các dạng thiết kế vật lý CMOS.

8.8 Các khuôn dạng trao đổi thiết kế.

9.1 Giới thiệu.

9.2 Công cụ và phần mềm kiểm tra.

9.3 Các nguyên tắc xác minh mạch logic.

9.4 Các nguyên tắc gỡ rối.

9.5 Các nguyên tắc kiểm tra sản xuất.

9.6 Thiết kế để kiểm tra.

9.7 Quét đường biên.

9.8 Kiểm tra SoC.

9.9 Kiểm tra vi mạch tín hiệu hỗn hợp.

9.10 Kiểm tra độ tin cậy.

10.1 Giới thiệu.

10.2 Cộng/trừ.

10.3 Mạch phát hiện 1/zero.

10.4 Mạch so sánh.

10.5 Mạch đếm.

10.6 Các phép toán logic.

10.7 Mã hóa.

10.8 Mạch dịch bit.

10.9 Nhân.

10.10 Tính toán song song.

11.1 Giới thiệu

11.2 SRAM.

11.3 DRAM.

11.4 ROM.

11.5 Bộ nhớ truy cập nối tiếp.

11.6 Bộ nhớ định địa chỉ - nội dung.

11.7 Dải logic lập trình được.

11.8 Tự kiểm tra, độ tin cậy.

12.1 Giới thiệu.

12.2 Đóng gói.

12.3 Phân bố cấp điện.

12.4 I/O.

12.5 Mạch xung clock.

12.6 Mạch tương tự.

2

3

Thiết kế vật lý chip VLSI.

Kiểm tra chip VLSI.

15

15

and David Harris

Third Edition – 2005.

Third Edition – 1999.