KIẾn trúc máy tíNH



tải về 18.17 Kb.
Chuyển đổi dữ liệu23.08.2016
Kích18.17 Kb.
#26878
Bài thi hết môn
KIẾN TRÚC MÁY TÍNH

Thời gian : 60 phút, không kể thời gian phát đề. Cấm sử dụng tài liệu !
1. Trình bày vắn tắt vai trò và chức năng chính của các thành phần chính trong máy tính (computer).

2. Chu trình lệnh bao gồm những trạng thái cơ bản nào ? Mô tả luồng dữ liệu trong quá trình diễn ra chu trình tải lệnh.

3. Giả sử thanh ghi PC chứa giá trị địa chỉ A1, và tại địa chỉ này chứa lệnh I cần một toán hạng. Địa chỉ của toán hạng này là A3. Để truy cập đến địa chỉ này, lệnh I chứa thêm một phần xác định địa chỉ A2. Thanh ghi chỉ mục (index) của CPU chứa giá trị A4. Hãy xác định mối quan hệ giữa các địa chỉ trên nếu tập lệnh CPU sử dụng cơ chế đánh địa chỉ sau:

a- gián tiếp qua bộ nhớ?

b- gián tiếp qua thanh ghi ?

c- dịch chuyển dựa trên thanh ghi chỉ mục?

d- dịch chuyển dựa trên thanh ghi PC

4. Một máy tính có tần số xung nhịp CPU là 3GHz thi hành 1 chương trình bao gồm 5 tỷ lệnh. Số lệnh này gồm 20% lệnh rẽ nhánh, 10% lệnh lưu trữ dữ liệu (store), 20% lệnh tải lệnh/dữ liệu (load), và 50% lệnh số học+logic (ALU). Chỉ số trung bình IPC là 1 đối với lệnh rẽ nhánh, 0.5 với lệnh load, 1 với lệnh store, và 2 với các lệnh ALU. Hãy tính thời gian thực thi chương trình này?


5. Xét đoạn mã lệnh dưới đây được thi hành trên một computer có bộ nhớ cache kết hợp theo tập 2 block (2-way set associative), bao gồm 64 tập (sets)

Với hai chính sách ghi writethrough và writeback, chính sách ghi nào mang lại hiệu năng computer cao hơn đối với đoạn mã lệnh trên ? Giải thích ngắn gọn, rõ ràng lựa chọn đó !


Bài thi lần 2
KIẾN TRÚC MÁY TÍNH

Thời gian : 90 phút, không kể thời gian phát đề. Cấm sử dụng tài liệu !
1. Trình bày các chức năng chính của máy tính và mối liên hệ giữa chúng.

    2. Hãy xây dựng một thành phần nhớ có dung lượng 4GB từ những chíp nhớ cơ bản thoả các yêu cầu sau :

    1. Chíp nhớ có dung lượng 512MB, được tổ chức theo mô hình 8K x 8K x 64(bits)

    2. Mỗi từ nhớ có kích thước 64 bits

    3. Bộ nhớ cache kết hợp theo tập (set-associative cache) cho phép phân địa chỉ bộ nhớ từ CPU thành các trường như sau:

16 bits

10 bits

6 bits

Tag

Index

Offset




  1. 16 bits đầu tiên của trường Tag sẽ được sử dụng như thế nào ?

  2. Tính số tập của bộ nhớ cache này.

  3. Liệu có thể xác định được độ lớn của bộ nhớ cache này hay không ? Giải thích rõ câu trả lời

    4. Tập lệnh của một CPU với kiến trúc sử dụng hai formats lệnh sau :

- Kiểu lệnh A (store, load (fetch), branches và jumps) :

6 bits

4 bits

32 bits

OpCode

Rs/Rd

Immediate

- Kiểu lệnh B (ALU Operations):



6 bits

4 bits

4 bits

OpCode

Rs

Rd




    1. Tính số thanh ghi registers có thể có của kiến trúc này.

    2. Tính số kết hợp Lệnh/kiểu_đánh_địa_chỉ đối với kiến trúc này.

    3. Nếu chỉ sử dụng một format lệnh có độ dài cố định đối với tập lệnh của bài toán này, độ dài của format đó sẽ là bao nhiêu bits ?

    5. Một chương trình test bao gồm 5000 lệnh, thực thi trong máy tính có CPI cho các lệnh thao tác với các số nguyên là 1 và 4 cho các lệnh thao tác với các số thực. Nếu CPI trung bình cho máy tính này là 1.9, hãy tính số lệnh nguyên trong chương trình này.




tải về 18.17 Kb.

Chia sẻ với bạn bè của bạn:




Cơ sở dữ liệu được bảo vệ bởi bản quyền ©hocday.com 2024
được sử dụng cho việc quản lý

    Quê hương