CHƯƠng 1 TỔng quan về KỸ thuật truyền số liệU

	: Write : CPU ghi dữ liệu hay từ control vào 8251A, đây là ngã vào tác động mức thấp.
	: Read : CPU đọc dữ liệu hay thông tin về trạng thái từ 8251A
	: Chip select : chọn chip

C/

: Control/Data :

Ðiều  khiển/Dữ liệu. Ðây là ngã vào, liên kết với

và

ảo bảo cho 8251A

Bảng 4 .4

C/
0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 0 x 1 1 0 x x x 1	8251A DATA ® DATA BUS DATA BUS ® 8251A DATA STATUS ® DATA BUS DATA BUS ® CONTROL DATA BUS ® 3-STATE DATA BUS ® 3-STATE

8251A có một tập hợp ngã vào/ra điều khiển được dùng để đơn giản sự giao tiếp với hầu hết các Modem, gồm các chân :

:   Data Set Ready : Ngã vào điều khiển bởi bít D7 của thanh ghi trạng thái (D7 = 1 chân

: Data Terminal Ready : Ngã ra điều khiển bởi bít D1 của thanh ghi điều khiển vận hành

(command ; D1 = 1 chân		xuống thấp).Trạng thái của nó có thể được kiểm soát bởi từ command.
Có thể dùng test chân		của modem .

	: Request To Send : Ngã ra điều khiển bởi bít D5 trong thanh ghi điều khiển (D5 = 1 chân
xuống thấp). Có thể được dùng để test chân			của modem.

	: Clear To Send : Ngã vào, mức thấp cho phép 8251A phát dữ liệu nối tiếp nếu bít Tx Enable trong
thanh ghi	từ command (D0 ở mức 1). Khi phần phát Tx đang phát nếu bit T x Enable = 0 hoặc chân

Nhận Data song song từ Data bus buffer, đổi sang nối tiếp, thêm các bít đặc biệt và xuất tín hiệu hỗn

hợp ra ngã

khi có cạnh xuống của xung Clock phát

.

reset bởi cạnh xuống (leading edge) của

khi ký tự dữ liệu được nạp từ CPU.

: Transmitter Clock : Xung đồng hồ phát có tần số là một bội của vận tốc điều chế (Baud rate),

-		= 110 Hz khi ở chế độ x1 (B1B0 = 01)
-		= 1,72 KHz khi ở chế độ x1 (B1B0 = 10)
-		= 7,04 KHz khi ở chế độ x1 (B1B0 = 11)

Nhận dữ liệu nối tiếp đổi thành song song, kiểm tra lỗi và gửi ký tự tới CPU. Dữ liệu nối tiếp vào ngã

vào RxD bối cạnh lín của tín hiệu

Quản lý tất cả hoạt động thu của IC

: Receiver Clock : Xung đồng hồ thu có tần số là bội của vận tốc điều chế : x1, x16 và x64

- Khi hoạt động ở chế độ truyền đồng bộ chân này có thể là ngã vào hoặc ngã ra tùy vào từ control đã lập trình

* Khi là ngã ra (ở chế độ đồng bộ bên trong) chân này lên cao khi phần thu dò ra từ đồng bộ.

* Khi là ngã vào (ở chế độ đồng bộ bên ngoài) tín hiệu mức cao tới khiến 8251A bắt dầu thu dữ liệu khi có cạnh lên của xung đồng hồ kế tiếp.

- Khi hoạt động ở chế độ truyền bất đồng bộ chân này là ngã ra và lên cao khi máy thu ngưng nhận tín hiệu trong khoảng thời gian tương đương 2 ký tự. Chân này đươc reset bởi tín hiệu MRST hay chân RxD lên cao. Break Detect cũng có thể được đọc như một bít trạng thái.

Khác với 6402, ở 8251A tất cả dữ liệu đến và từ mP đều đi qua bus dữ liệu (data bus) nối với các chân D₀-D₇.

Ðịa chỉ thanh ghi được định bởi chân C/

(Control/Data). Khi chân này lên cao cho phép chọn

D7	Chọn số bit stop S1	00 = không 01 = 1 bit Stop	Vào chế độ tìm từ SYNC. EH			1 = Cho phép tìm từ SYN.
D6	S0	10 = 1,5 bit Stop 11 = 2 bit Stop	Reset nội IR			1 = Reset
D5	Chọn KT chẵn EP	1 = Chẵn 0 = lẻ	Yêu cầu phát RTS			1=Chân thấp  0 = Cao
D4	Cho phép KT chẵn lẻ PEN	1 = Có bit chẵn lẻ 0 = Không	Reset lỗi ER			1 = Reset cờ lỗi PE,OE,FE về 0
D3	Chọn chiều dài ký tự L1	00 = 5 Bits 01 = 6 Bits	Phát ký tự Break SBRK			1 = Chân TxD thấp 0 = Vận hành bình thường
D2	L0	10 = 7 Bits 11 = 8 Bit	Cho phép thu RxEN			1 = Enable 0 = Disable
D1	Chọn hệ số chia xung CK B1	00 = Sync. Mode 01 = : 1	DTE sẵn sàng DTR			1 = Chân thấp  0 = Cao
D0	B0	10 = : 16 11 = : 64	Cho phép phát TxEN			1 = Cho phép 0 = Kháng
	Từ chọn chế độ (mode control)				Từ điều khiển vận hành  (command)

Sử dụng 8251A đòi hỏi các đoạn chương trình ngắn để nạp từ chọn mode (mode control word) và từ điều khiển (command word) cho các thanh ghi điều khiển, cũng như để đọc định kỳ thanh ghi trạng thái (status). Chi tiết của 3 thanh ghi này được cho trong bảng 4.5 và 4.6

D7	DCE sẵn sàng DSR	1 = Chân thấp 0 = Cao
D6	Dò từ SYN SYNDET	1 = Dò ra từ SYN (Synchronous only)
D5	Lỗi khung FE	1 = Có lỗi khung, reset bằng cách ghi ER = 1 (Asynchronous only)
D4	Lỗi tràn OE	1 = Có lỗi tràn
D3	Lỗi chẵn lẻ PE	1 = Có lỗi chẵn lẻ
D2	Thanh ghi phát trống TxEmpty	1 = Trống 0 = Bận
D1	Phần thu sẵn sàng RxD	1 = Sẵn sàng thu ký tự mới
D0	Phần phát sẵn sàng TxD	1 = Sẵn sàng ghi ký tự mới để phát

Ghi chú: bít TxD có nghĩa hơi khác với chân TxRDY. Bít TxD không kèm theo điều kiện của chân

và

Toàn bộ hoạt động của 8251A được lập trình bởi phần mềm hệ thống.

Một tập từ điều khiển được phát ra từ CPU để khởií động 8251A, các từ điều khiển này sẽ qui định các giá trị vận tốc thu phát, chiều dài ký tự, số bít stop, û chọn parity, đồng bộ hay bất đồng bộ (bít parity không được xem là bít dữ liệu khi lập trình chiều dài từ). Trong trường hợp chiều dài từ < 8 bít, những bít LSB là dữ liệu, những bít không dùng thì không quan tâm (don't care) khi viết dữ liệu vào 8251A và là 0 khi đọc dữ liệu từ 8251A).

Vận hành của USART 8251A được mô tả qua các bước : khởi động, phát một ký tự và thu một ký tự.

- Reset chip

- Ghi vào thanh ghi chọn chế độ một byte (từ CPU) để chọn giao thức mong muốn (bảng 4.5)

Sau khi thiết lập chế độ hoạt động, việc phát và thu được điều khiển bằng cách ghi định kỳ từ điều khiển vào thanh ghi điều khiển bao gồm các bước sau :

- Reset chip

- Ghi từ chọn chế độ vào thanh ghi mode (mode register)

- Ghi từ điều khiển vào thanh ghi command (command register).

Ðối với 8251A, từ đi sau từ mode luôn luôn là từ command và từ command có thể ghi vào thanh ghi bất cứ lúc nào trong khối dữ liệu trong lúc 8251A đang hoạt động. Ðể trở lại với từ chọn chế độ, bit master reset (D₆) trong từ command có thể được set để khởi động reset nội và đưa 8251A trở về trạng thái khởi động, và từ điều khiển ghi vào lúc này phải là từ mode.

Ðể phát một ký tự, bít TxEN trong thanh ghi điều khiển phải ở logic 1 và chân

phải ở mức thấp :

- Ghi ký tự cần phát vào thanh ghi đệm phát.

USART tự động thêm các bít start, stop, kiểm tra chẵn lẻ. Ký tự được phát đi nối tiếp trên đường TxD với bít LSB được phát trước, các bít được dời ra ngòai mỗi khi có cạnh xuống của xung đồng hồ

với vận tốc bằng 1, 1/16, 1/64 tần số xung đồng hồ.

  - Thu một ký tự

Ðể thu một ký tự đồng thời kiểm tra lỗi của ký tự này, cần thực hiện các bước sau :

- Ðợi cho đến khi chân RxRDY lên cao hoặc cho đến khi bít RxRDY trong thanh ghi trạng thái là 1

- Ðọc trạng thái lỗi từ thanh ghi trạng thái

- Ðọc ký tự từ thanh ghi đệm thu

- Reset trạng thái lỗi bằng cách ghi bít ER = 1 (D₄) trong thanh ghi command.

Tốc độ phát và thu bít được quyết định bởi tần số của xung clock đưa vào chân

/

chia theo hệ

Hoạt động thu của 8251A giống như 6850 của Motorola, bắt đầu sau khi hiệu lực hóa bít start, dữ liệu

được lấy mẫu khi có cạnh lên của xung đồng hồ

.

4.3.3.4 Giao tiếp với CPU của 8251A :

(H 4.9) mô tả kết nối giữa 8251A và CPU

Giao tiếp giữa 8251A và CPU sử dụng đặc tính xuất nhập của bộ tích lũy (accumulator I/O) của Intel 8085

 

                                                    (H 4.9)

 

- Thu một ký tự

Việc thu một ký tự thực hiện khi chân RxRDY hoặc bít RxRDY trong thanh ghi trạng thái lên mức cao để tạo ngắt đưa tới mP báo sẵn sàng để thu.

- Phát một ký tự

Quyết định bởi bít TxRDY trong thanh ghi trạng thái, trong trường hợp này CPU phải thực hiện việc hỏi vòng (chứ không tạo ngắt), khi nhận được mức cao của bít TxRDY (hoặc chân TxRDY lên cao), CPU ghi ký tự cần phát vào thanh ghi đệm phát .