CHƯƠng 1 TỔng quan về KỸ thuật truyền số liệU



tải về 0.93 Mb.
trang7/9
Chuyển đổi dữ liệu07.07.2016
Kích0.93 Mb.
1   2   3   4   5   6   7   8   9

                                                                                          

            4.1.1  Vận hành .                                                                                                                      

            4.1.2   Dung lượng của kênh truyền .

 

4.1.1 Vận hành :



Một mẫu hệ thống truyền dữ liệu gồm 3 bộ phận chính (H 4.1)

- Một cặp thiết bị xử lý tín hiệu (Terminal, vd máy tính), một của máy phát (chuyển thông tin thành tín hiệu số) và một của máy thu (chuyển dữ liệu số thành thông tin).

- Một cặp giao diện nối tiếp, được gọi là thiết bị đầu cuối (Data Terminal Equipment, DTE) mà nhiệm vụ chính là biến đổi chuỗi dữ liệu song song thành nối tiếp ở máy phát và ngược lại ở máy thu, đồng thời thực hiện một số chức năng khác theo yêu cầu của người sử dụng.

- Một cặp giao diện truyền dữ liệu, được gọi là thiết bị truyền dữ liệu (Data Communication Equipment, DCE), thực hiện sự giao tiếp giữa DTE và môi trường truyền.





 

 

 



Máy tính hay Terminal phát

Bản tin




Giao diện nối tiếp DTE

 


 

 





Giao diện truyền dữ liệu DCE

 


 

 

     



  | Báo nhận

  |


  |

 

 

 

 



 

Kênh truyền |   

                                    |

                                      |


|  

  |


  

Máy tính hay Terminal thu

 


Bản tin




Giao diện nối tiếp

DTE

 

 

 



 

Giao diện truyền dữ liệu

DCE

|

        |

 






































(H 4.1)


Vận hành của hệ thống như sau : Máy tính gửi bản tin dưới dạng một chuỗi ký tự song song tới DTE. Ở đây bản tin được chuyển sang dạng nối tiếp để phát đi từng bít ở từng thời điểm . Ðối với các hệ thống bất đồng bộ, thiết bị DTE sẽ thêm vào các bít Start và Stop ở mỗi ký tự nối tiếp này và nếu có yêu cầu, bít kiểm tra chẵn lẻ cũng được thêm vào ở đây . Ðây là một dòng nối tiếp các tín hiệu nhị phân tương thích với các chuẩn về điện của EIA như RS-232C (D), RS-422A hoặc 423A. DCE là bộ phận chuyển tín hiệu ra kênh truyền. Dạng chính xác của DCE tùy thuộc vào kênh truyền, ví dụ, các DCE được dùng thúc đường dây hiện nay là RS-422A hoặc 423A có thể thích hợp để truyền tín hiệu dải nền với khoảng cách tối đa là 1200m còn nếu dùng đường dây điện thoại để truyền thì DCE tương thích phải là các Modem.

Ở máy thu bộ phận giao tiếp biến đổi chuỗi ký tự nối tiếp thành song song được đọc bởi máy tính hay thiết bị truyền tin đầu cuối khác.

Một bản tin báo nhận được phản hồi tới máy phát để báo nhận đồng thời báo lỗi, nếu có lỗi bản tin sẽ được phát lại sau khi sửa lỗi. Trong trường hợp này máy thu đã trở thành máy phá.

4.1.2 Dung lượng của kênh truyền :

Khả năng và phẩm chất của một kênh truyền xác định bởi dung lượng của nó.

Nhắc lại, một tín hiệu tần số x , tín hiệu lấy mẫu phải có tần số tối thiểu là 2x, yêu cầu một băng thông tối thiểu là x để truyền , nếu dùng n bít để mã hóa tín hiệu này thì vận tốc truyền sẽ là 2nx, ta gọi C = 2nx là dung lượng của kênh truyền. Ví dụ, trong điện thoại tần số tín hiệu là 2,7kHz nếu dùng 1 bít (n = 1) để mã hóa tín hiệu thì dung lượng kênh truyền C = 5,4kbps, nếu dùng số 2 bít ( n = 2) thì C = 10,8kbps .....

Như vậy dung lượng của kênh truyền tỉ lệ với số bít dùng mã hóa tín hiệu và băng thông của nó. Nhưng khi băng thông của kênh truyền càng lớn thì tính miễn nhiễu của hệ thống càng kém nên để gia tăng dung lượng kênh truyền người ta thường tăng số bít dùng mã hóa tín hiệu và dùng phương pháp điều chế đa pha.

 


4.2 MẪU TÍN HIỆU TRONG CHẾ ÐỘ TRUYỀN BẤT ÐỒNG BỘ :

Trong chế độ truyền bất đồng bộ thông tin được truyền đi dưới dạng từng ký tự và khoảng cách các ký tự là ngẫu nhiên. Tuy nhiên để tạo sự đồng bộ giữa máy phát và thu, giao thức tầng 2 (Data link protocol) có qui định cụ thể về mẫu tín hiệu trong hệ thống truyền bất đồng bộ như sau :

- Mỗi ký tự gồm một số bít gọi là ký tự dữ liệu, số này có thể là 5 đối với mã Baudot, 7 nếu là mã ASCII (American Standard Code for Information Interchange) và 8 nếu là mã EBCDIC (Extended Binary-Coded Decimal Information Code, mã BCD mở rộng)

- Ngoài ra, để tạo sự đồng bộ, kèm theo các bít mã ký tự còn có các bít Start ở trước mỗi ký tự và các bít Stop ở sau mỗi ký tự. . Các bít Start là các bít 0 và các bít Stop là bít 1. Số bít Start luôn luôn là 1 bít còn số bít Stop có thể là 1, 1,5 hoặc 2 bít.

- Nếu có thêm bít kiểm soát chẵn lẻ (parity bit) thì bít này nằm trước bít Stop.

- Ở trạng thái nghỉ máy phát luôn phát đi bít 1 gọi là bit nghỉ (idle bit), như vậy máy thu dò ra bít Start khi có sự biến đổi từ 1 xuống 0, sau đó là một chuỗi bít có số lượng theo qui định của giao thức.

Lưu ý là trong truyền dữ liệu, bit LSB của ký tự luôn được truyền đi trước và có hai cách viết (và đọc) một bản tin: theo chiều mũi tên hướng về bên phải và chiều hướng về bên trái.



- Viết theo chiều mũi tên hướng về bên phải : bit LSB của ký tự đầu tiên sẽ nằm bên phải của bản tin. Thí dụ bản tin dùng mã ASCII gồm 3 ký tự ABC có mã lần lượt là 41H (1000001), 42H (1000010) và 43H (1000011), bit LSB của ký tự đầu tiên (A) được phát đi trước và phải nằm bên phải của bản tin nên chuỗi dữ liệu được phát đi có dạng:

¾¾¾¾¾¾¾¾¾¾¾®

C B A

p1000011 p1000010 p1000001.



Với cách viết này, mỗi mẫu mã hóa của mỗi ký tự được giữ nguyên chiều của nó nhưng thứ tự các ký tự trong bản tin đã bị đảo.

- Viết theo chiều mũi tên hướng về bên trái : bit LSB của ký tự đầu tiên sẽ nằm bên trái của bản tin. Với thí dụ trên, bit LSB của ký tự đầu tiên (A) được phát đi trước và phải nằm bên trái của bản tin nên chuỗi dữ liệu được phát đi có dạng: 

¾¬¾¾¾¾¾¾¾¾¾¾

A B C

1000001p 0100001p 1100001p.



Với cách viết này, thứ tự các ký tự trong bản tin được giữ nguyên nhưng các bit trong mỗi ký tự đã bị đảo chiều.

Bit kiểm tra chẵn lẻ (parity bit), nếu có, sẽ được thêm vào sau mỗi ký tự (bit p trong các thí dụ trên)

Ở máy phát thanh ghi dịch biến đổi tín hiệu song song thành nối tiếp, được điều khiển bởi tín hiệu Load/Shift, các bít Start và Stop được tự động thêm vào khi mạch hoạt động .

Ở máy thu khi bộ phận dò phát hiện bít Start bởi sự thay đổi từ 1 xuống 0, sẽ tạo ra tín hiệu điều khiển thanh ghi dịch, sau khi dịch đủ số bít qui định của tín hiệu kể cả bít parity và bít Stop, ký tự dữ liệu được đọc ra dưới dạng song song từ thanh ghi dịch.



                                                   

(H 4.2)

(H 4.2) mô tả dạng của tín hiệu trên đường truyền bất đồng bộ (tín hiệu là mẫu chữ C với parity chẵn và một bít Stop) và bộ phận biến đổi song song nối tiếp trong máy phát và thu. Bộ phận này chính là các thanh ghi dịch.

Sự đồng bộ ở các thanh ghi dịch phát và thu được tạo bởi xung đồng hồ ở máy phát và xung đồng hồ ở máy thu. Dĩ nhiên các xung đồng hồ này phải có cùng tần số, đó là tần số tương ứng với vận tốc truyền bít của hệ thống. Nếu xung đồng hồ ở nơi thu không phù hợp với xung đồng hồ ở nơi phát, lỗi do độ lệch thời gian có thể xảy ra. Có hai loại lỗi: Lỗi khi đọc bít và lỗi do sai khung. Lỗi do sai khung được tạo ra bởi sự tích lũy các độ lệch thời gian, bít cuối cùng bị sai đưa tới sai khung.

                                                           

                                                                                (H 4.3)

(H 4.3) là một ví dụ, giả sử thời gian cho một bít là 0,1s (T = 0,1s =100ms) và sự sai lệch là 7% sớm hơn ở máy thu, như vậy máy thu đọc bít đầu tiên ở thời điểm 93 ms thay vì 100ms, bít thứ hai ở 186ms ..... cho đến thời điểm 744ms máy thu đang đọc bít thứ 7 nhưng nhầm là bít thứ 8, như vậy bít cuối cùng của tín hiệu đã bị đọc sai, nếu bít thứ 8 là bít 1 thì máy thu nhầm là bít Stop và kết quả là có sự sai khung.

Bít Stop là bít kiểm tra độ lệch thời gian tương đối chính xác, nếu máy phát hiện bít Stop không phải là bít 1 thì sẽ báo lỗi khung ta nói bít Stop là khoảng bảo vệ tối thiểu giữa các khung kýï tự. Ngoài ra bít parity cũng giới hạn được sai sót này và các sai sót do nhiễu, tuy nhiên phương pháp phát hiện lỗi này không đạt độ tin cậy 100% vì nếu số bít sai là số chẵn thì máy thu không phát hiện được.



4.3 VÀI IC THỰC HIỆN TRUYỀN NỐI TIẾP BẤT ÐỒNG BỘ :                                                             

                       

Trước đây việc thu phát bất đồng bộ được thiết kế dựa trên các IC loại SSI và MSI. Ví dụ, để tạo và kiểm tra chẵn lẻ, người ta có thể dùng các cổng EX-OR .

Hiện nay sự phát triển của công nghệ chế tạo IC cho phép sử dụng các vi mạch LSI để thực hiện các chức năng thu phát thỏa mãn giao thức truyền bất đồng bộ. Chúng ta giới thiệu dưới đây vài IC thu phát bất đồng bộ (Universal Asynchronous Receiver,Transmitter, UART) hoặc IC điều hợp giao tiếp thông tin bất đồng bộ (Asynchronous Communication Interface Adapter, ACIA), đó là các IC :

- UART 6402 của Intersil

- ACIA 6850 của Motorola

- USART 8251A của Intel

           4.3.1  UART 6402 của Intersil .                                                                                               

          4.3.2  ACIA 6850 của Motorola .



4.3.1. UART 6402 của Intersil :

 

              4.3.1.1 - Tính năng kỹ thuật tổng quát .



              4.3.1.2 - Mô hình .

    4.3.1. 3 - Vận hành .

              4.3.1.4 Giao tiếp của 6402 với vi xử lý .

 

4.3.1.1 - Tính năng kỹ thuật tổng quát :



6402 là UART loại IC CMOS/LSI dùng để giao tiếp với máy tính hoặc mP qua kênh dữ liệu nối tiếp bất đồng bộ.

- Máy phát đổi dữ liệu song song thành nối tiếp và tự động thêm vào các bít Start và Stop.

- Máy thu chuyển đổi các bít Start, ký tự dữ liệu, bít parity và bít Stop thành dữ liệu song song, kiểm tra lỗi.

Chiều dài của các ký tự dữ liệu có thể là 5, 6, 7 hoặc 8 bít. Parity có thể là chẵn hay lẻ, việc kiểm tra và tạo bít parity có thể bỏ qua, nếu không có yêu cầu. Có thể dùng 1, 1,5 hoặc 2 bít Stop.

 

4.3.1.2 - Mô hình (H 4.4) :



                                                                

(H4.4)   

- Ý nghĩa các chân của IC :

TRE : Transmit Reg. Empty : Ngã ra, báo thanh ghi phát trống.

          :

 Trans. Buf. Reg. Load : Ngã vào, nạp dữ liệu vào thanh ghi đệm phát & phát

TBRE : Trans. Buf. Reg. Empty : Ngã ra, mức cao báo thanh ghi đệm phát trống, sẵn sàng nhận dữ liệu

TBR7 – TBR0 : Trans. Buf. Reg. Data : Dữ liệu để nạp vào thanh ghi đệm phát

DR : Data Received : Ngã ra, lên cao báo đã thu được một ký tự dữ liệu

          

: Data Received Reset : Reset thanh ghi thu

 

          

 : Receive Buffer Output Enable : Cho phép thu tín hiệu từ thanh ghi đệm thu

 

RBR7 – RBR0 : Receive Buf.Reg. Data : Dữ liệu thu từ thanh ghi đệm thu

CRL : Control Reg. Load :

Ngã vào, mức cao cho phép nạp từ điều khiển vào thanh ghi điều khiển



CR4 – CR0 : Control Reg. Data : Tổ hợp 5 bit tạo thành một từ điều khiển

PE,FE,OVE : Parity, Framing, Overflow flags : Cờ báo lỗi chẵn lẻ, lỗi khung, lỗi tràn

          

: Status O/P Enable : Cho phép ngã ra trạng thái

MRST : Master Reset : Ðặt lại IC

RC,TC : Receive Clock, Trans. Clock : Xung đồng hồ Thu, Phát

RxD, TxD : Receive Data, Trans. Data : Dữ liệu thu phát.

Việc chọn các chuẩn trong giao thức theo qui định của bảng 4.1 dưới đây



Bảng 4.1 : 6402 control word

 


CR4

 

 



CR3

Chọn chiều dài ký tự

CLS1

 

CLS0



00 = 5 bit

01 = 6 bit

10 = 7 bit

11 = 8 bit



CR2

Có Kiểm Tra chẵn lẻ ?

PI


1 = không kiểm tra chẵn lẻ và PE = 0

0 = có kiểm tra chẵn lẻ



CR1

Chọn Kiểm Tra chẵn

EPE


1 = kiểm tra chẵn

0 = kiểm tra lẻ



CR0

Chọn số bit stop

SBS


0 = 1 bit stop

1 = 1,5 (ký tự 5 bit)

1 = 2 (ký tự 6, 7, 8 bit)


4.3.1. 3 - Vận hành :

- Vận hành của IC được thực hiện qua các thao tác sau đây :

- Khởi động :

Ðể khởi động 6402, lần lượt thực hiện 3 bước :

- Ðặt từ điều khiển vào các chân CR4 – CR0 để chọn giao thức truyền.

- Ðưa chân CRL lên cao để nạp từ điều khiển vào thanh ghi điều khiển.

- Ðưa chân MRST lên cao để reset máy thu và máy phát.

- Phát một ký tự :

Ðể nạp một ký tự vào thanh ghi phát và phát đi, lần lượt thực hiện các bước :

- Chân TBRE lên cao báo thanh ghi đệm phát trống.

- Các bít của ký tự được nạp vào chân TBR7 - TBR0.



                        - Ðưa



lên cao để nạp data vào thanh ghi đệm.

 

                       - Tín hiệu phát đi khi



xuống thấp.

- Thu một ký tự :

Ðể thu một ký tự, lần lượt thực hiện các bước sau :

- Chân DR lên cao báo đã thu một ký tự mới

                       - Ðưa 



xuống thấp để đọc ký tự từ ngã ra của bộ đệm vào CPU



                       - Ðọc các trạng thái lỗi ở các ngã PE, FEOVE (Các chân này cho phép bởi



ở trạng thái

thấp). Mức cao của các chân này cho biết đã phát hiện lỗi. PE cho biết lỗi chẵn lẻ, FE cho biết lỗi khung và OVE cho biết lỗi tràn (Overrun) là lỗi do tốc độ thu ký tự lớn hơn tốc độ đọc ký tự.

- Reset thanh ghi thu bằng cách đưa chân



xuống mức thấp

Tốc độ phát và thu bít tùy thuộc vào xung đồng hồ trên hai chân TC RC. 6402 có mạch chia 16 cố định để tần số xung clock vào phải bằng 16 lần tốc độ baud mong muốn. Tốc độ có thể lên tới 250 kbps.

4.3.1.4 Giao tiếp của 6402 với vi xử lý :

Giao tiếp giữa 6402 và bộ vi xử lý có phần phức tạp (H 4.5), nhưng ít sử dụng phần mềm khi thực hiện các chức năng thu phát

                                                              

(H 4.5)

 

- Việc thực hiện giao thức bất đồng bộ (tức tạo từ điều khiển) nhờ vào khóa chuyển mạch điện tử.



- Việc báo lỗi thực hiện nhờ một led.

- Mạch được Reset bởi cả phần cứng và phần mềm.

- Mạch đơn ổn thực hiện chức năng Reset thanh ghi thu tự động sau khi thu được ký tự.

- Việc đọc ký tự thu tác động bởi tín hiệu RD ở CPU và tín hiệu select UART từ mạch giải mã địa chỉ.

- Tương tự cho việc nạp dữ liệu vào thanh ghi đệm phát để phát : tác động bởi tín hiệu WR của CPU và tín hiệu select UART.

- Các ngắt riêng biệt của IP được tạo ra bởi tín hiệu DR và TBRE



4.3.2 . ACIA 6850 của Motorola :

 

               4.3.2.1 - Ðặc tính tổng quát .



4.3.2.2 - Mô hình và sơ đồ khối .

                4.3.2.3 Vận hành .

                4 .3.2.4 Giao tiếp của 6850 với vi xử lý .

 

 



4.3.2.1 - Ðặc tính tổng quát :

Về tính chất vật lý, 6850 thuộc loại NMOS có 24 chân, được thiết kế để giao tiếp với bus của họ mP 6800 của Motorola.

6850 có thể lập trình phần mềm và chỉ có một thanh ghi điều khiển

Ngoài ra, với 6850 ta có thể thiết lập các giao thức sau đây :

- Có thể truyền 8 hoặc 9 bít

- Có thể chọn parity chẵn hoặc lẻ

- Kiểm tra lỗi parity, overrun, và framing

- Có thể chọn các mode hoạt động với tần số xung đồng hồ chia cho hệ số 1, 16 hoặc 64

- Tốc độ truyền dữ liệu lên tới 500 kbps

- Có các chức năng điều khiển ngoại vi/modem

- Có 1 hoặc 2 bít Stop

- Có thanh ghi dữ liệu đôi.

4.3.2.2 - Mô hình và sơ đồ khối (H 4.6):

                                



                                      

                       (H 4.6)

* Ý nghĩa các chân :

            -



, CS1, CS0 : Chip slect : chọn chip

RS : Reg. Select : Chọn thanh ghi (1: Dữ liệu; 0: Ðiều khiển)

            - R /



: Read / Write




            -



: Interrupt request : Yêu cầu ngắt




1   2   3   4   5   6   7   8   9


Cơ sở dữ liệu được bảo vệ bởi bản quyền ©hocday.com 2019
được sử dụng cho việc quản lý

    Quê hương