SỞ khoa học và CÔng nghệ thành phố HỒ chí minh

SỞ KHOA HỌC VÀ CÔNG NGHỆ THÀNH PHỐ HỒ CHÍ MINH TRUNG TÂM THÔNG TIN KHOA HỌC VÀ CÔNG NGHỆ Số: 32/TTTT-CNTT V/v Khảo sát thông tin đề tài nghiên cứu		CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc TP. Hồ Chí Minh, ngày 17 tháng 07 năm 2013
Kính gởi:	- Phòng Quản lý Khoa học Sở Khoa học và Công nghệ - ThS. Võ Tuấn Nam

Ngoài các tài liệu đã nêu trong phiếu khảo sát thông tin, còn có các tài liệu, nghiên cứu liên quan đến từng khía cạnh của nội dung đề tài, cụ thể:

1. 
   NƯỚC NGOÀI:
   
   1. 
      Sáng chế:
      
      • 
        US2011095930 Switched-capacitor pipeline adc stage, 2011
        
      • 
        WO2011043641 Pipeline ADC with shared gain stages, 2011.
        
      • 
        US2010309034 Pipeline ADC, 2010.
        

• 
  US7265705 Opamp and capacitor sharing scheme for low-power pipeline ADC, 2007.
  
• 
  US7187318 Pipeline ADC using multiplying DAC and analog delay circuits, 2007.
  
• 
  US7839319 High speed parallel procesing digita path for SAR ADC, 2010.
  
• 
  US20090073018 High Speed High Resolution ADC Using Successive Approximation Technique, 2009.
  
• 
  US20040034499 High-speed high-resolution ADC for precision measurements, 2004.
  
• 
  US7408496 Method, apparatus and system sharing an operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry, 2008.
  
• 
  US20100085227 Stage-resolution scalable opamp-sharing technique for pipelined/cyclic ADC, 2010.
  
• 
  US20110102216 Apparatus for correcting setting error in an MDAC amplifier, 2011.
  

1. 
   Sách:
   

• Device-level modeling and synthesis of high-performance pipeline ADCs. Tác giả: Jesús Ruiz-Amaya. Nhà xuất bản: Springer, 2011

• Digitally assisted pipeline ADCs: Theory and implementation (Mathematical concepts and methods in science and engineering). Tác giả: Boris Murmann, Bernhard E. Boser. Nhà xuất bản: Springer, 2004

• Pipelined ADC design and enhancement techniques (Analog circuits and signal processing). Tác giả: Imran Ahmed. Nhà xuất bản: Springer, 2010

• Analysis and design of pipeline analog-to-digital converters. Tác giả: Yun Chiu. Nhà xuất bản: Springer, 2007

• Systematic design for optimisation of pipelined ADCs (The springer international series in engineering and computer science). Tác giả: João Goes, João C. Vital, José E. Franca. Nhà xuất bản: Springer, 2001

• Continuous time input pipeline ADCs. Tác giả: David Patrick Gubbins. Nhà xuất bản: ProQuest, UMI Dissertation Publishing, 2011

• Digital background calibration of analog to digital converters (Analog circuits and signal processing). Tác giả: Bahar Jalali-Farahani. Nhà xuất bản: Springer, 2014

1. 
   Tài liệu:
   

• 
  Wipo assigns patent to mimos berhad for "pipeline ADC with shared gain stages", 2011.
  
• 
  High-speed ADC offers 16b at 200 MSamples/s. Tác giả: Browne, Jack. Nguồn: Microwaves & RF, 2008.
  
• 
  Reducing digital feedback in high-speed ADC designs. Tác giả: Redmayne, Derek; Steer, Alison. Nguồn: Electronics Weekly 2392, 2009.
  

• 
  Analog devices drives high-speed ADC performance with ultra low distortion differential amplifier. Business Wire, 2005.
  

• A low-voltage low-power 10-bit pipeline ADC in 90nm digital CMOS technology. Tác giả: Wang, Robert. Nguồn: University of Toronto, 2005.

• 
  High speed ADC design techniques. Tác giả: Siqiang Fan. Nguồn: Illinois Institute of Technology, 2007
  
• 
  A 10-bit 100-MS/s dual-channel pipelined ADC using dynamic memory effect cancellation technique. Tác giả: Shin, Chang-Seob Ahn, Gil-Cho. Nguồn: IEEE Transactions on Circuits and Systems II: Express Briefs, 2011.
  
• 
  A low power 12-bit 30 MSPS CMOS pipeline ADC with on-chip voltage reference buffer . Tác giả: Chen, Qihui; Qin, Yajie; Lu, Bo; Hong, Zhiliang. Nguồn: Journal of Semiconductors, 2011
  
• 
  Conditional capacitor averaging technique to reduce nonlinearity induced by capacitor mismatch in 2.5-bit/stage pipelined ADCs. Tác giả: Shau, Tz-Jing; Lin, Jin-Fu; Chang, Soon-Jyh; Huang, Chih-Hao. Nguồn: 2010 International Symposium on Next-Generation Electronics, ISNE 2010 - Conference Program, 2010.
  
• 
  A 10-b 100-MS/s pipelined ADC with an optimized bit-stage resolution in 65nm CMOS technology. Tác giả: Delizia, P.; Saccomanno, G.; D'Amico, S.; Baschirotto, A. Nguồn: ISCAS 2010 - 2010 IEEE International Symposium on Circuits and Systems: Nano-Bio Circuit Fabrics and Systems, 2010.
  
• 
  A 10-b 100-MS/s pipelined ADC with an optimized bit-stage resolution in 65nm CMOS technology. Tác giả: Delizia, P.; Saccomanno, G.; D'Amico, S.; Baschirotto, A. Nguồn: ISCAS 2010 - 2010 IEEE International Symposium on Circuits and Systems: Nano-Bio Circuit Fabrics and Systems, 2010.
  
• 
  A high-speed comparator for a 12-bit 100MS/s pipelined ADC.
  Tác giả: Zhang, Li. Nguồn: Proceedings - 4th International Conference on Intelligent Computation Technology and Automation, 2010.
  
• 
  A low power consumption, high speed op-amp for a 10-bit 100MSPS parallel pipeline ADC. Tác giả: Liang, Shang-Quan; Yin, Yong-Sheng; Deng, Hong-Hui; Song, Yu-Kun; Gao, Ming-Lun. Nguồn: IEEE Asia-Pacific Conference on Circuits and Systems, Proceedings, APCCAS, 2008.
  
• 
  Design of a low-power, high speed op-amp for 10bit 300Msps parallel pipeline ADCs. Tác giả: Zhang, Sidong; Huang, Lu; Lin, Beiyuan. Nguồn: IEEE ICIT, 2007
  

2. 
   TRONG NƯỚC:
   
   1. 
      Đề tài đã khảo sát thông tin:
      

• 
  Sản xuất thử nghiệm thiết bị kiểm tra chip Chip-Ate. Chủ nhiệm đề tài: ThS. Lê Phước Lâm. Cơ quan chủ trì: Trường Đại học Công nghệ Sài Gòn, 2011
  
• 
  Nghiên cứu thiết kế, mô phỏng và chế tạo thử nghiệm chíp cảm biến áp suất nhằm hướng tới ứng dụng trong các thiết bị dân dụng. Chủ nhiệm đề tài: ThS. Lâm Hữu Danh và ThS. Ngô Võ Kế Thành. Cơ quan chủ trì: Trung tâm Nghiên cứu và Đào tạo Thiết kế vi mạch - Đại học Quốc gia Tp.HCM, 2010
  
• 
  Nghiên cứu thiết kế mô phỏng và chế tạo thử nghiệm Chip cảm biến gia tốc nhằm hướng tới ứng dụng trong các thiết bị điện tử dân dụng và hệ thống mạng không dây. Chủ nhiệm đề tài: KS. Ngô Đức Chí, ThS. Trương Hữu Lý. Cơ quan chủ trì: Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC) – ĐHQG TP.HCM, 2013
  
• 
  Thiết kế và chế tạo thử nghiệm chíp 10 bit ADC với tốc độ lẫy mẫu là 64MSPS. Chủ nhiệm đề tài: ThS. Hồ Quang Tây. Cơ quan chủ trì: Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC), 2011
  

Xin thông báo kết quả khảo sát của chúng tôi.

BM-CVKSTT-04 LBH:02 LSĐ:01 Ngày BH:01/08/2010 Trang /