Qcvn 21: 2010/btttt quy chuẩn kỹ thuật quốc gia về YÊu cầu chung đỐi với thiết bị ĐẦu cuối kết nối vào mạng viễn thông công cộng sử DỤng kênh thuê riêng tốC ĐỘ 2048 kbit/S



tải về 247.73 Kb.
trang3/3
Chuyển đổi dữ liệu06.08.2016
Kích247.73 Kb.
#14564
1   2   3

A.10. Cấu trúc khung lối vào

A.10.1. Đồng bộ khung

Mục đích: để xác minh rằng cổng lối vào của thiết bị đầu cuối có thể đạt được đồng bộ khung như đã quy định trong mục 2.2.9.1. Các thiết bị đầu cuối có sử dụng bit A phù hợp với mục 2.1.6.3.2 và phù hợp với các phép kiểm tra trong mục A.9.4 không cần được kiểm tra theo mục này vì sự phù hợp đã được chứng minh qua việc phù hợp với mục A.9.4.

Cấu hình kiểm tra (xem Hình A.10):


Hình A.10 - Đồng bộ khung
Trạng thái giao diện: cấp nguồn, dữ liệu nhận được từ các bit từ 9 đến 256 của khung lối vào được đưa vòng trở lại tới cổng lối ra.

Tín hiệu thử: tín hiệu lối ra của thiết bị kiểm tra được mã hoá HDB3 và có dạng xung như Hình 2, và cấu trúc khung như trong Khuyến nghị ITU-T G.704 [2]. Nội dung dữ liệu chứa trong các bit từ 9 đến 256 của khung sẽ theo một mẫu cố định không chứa tín hiệu mô phỏng tín hiệu đồng bộ khung. Thiết bị kiểm tra sẽ tạo ra các tín hiệu thử như quy định trong cột 1 của Bảng A.4.


Bảng A.4 - Đồng bộ khung




Tín hiệu thử từ thiết bị kiểm tra

(xem chú thích 1 và 2)



Kết quả

1

Chuỗi khung liên tiếp chứa một tín hiệu đồng bộ khung sai.

(..2 F 2 F 2 /F 2 F 2 F..)



Không gián đoạn dữ liệu.

Không có lỗi trong dữ liệu nhận được.



2

Chuỗi khung liên tiếp chứa hai tín hiệu đồng bộ khung sai liền nhau.

(..2 F 2 F 2 /F 2 /F 2 F 2 F..)



Không gián đoạn dữ liệu.

Không có lỗi trong dữ liệu nhận được.



3

Chuỗi khung liên tiếp chứa ba tín hiệu đồng bộ khung sai liền nhau.

(..2 F 2 F 2 /F 2 /F 2 /F 2 F 2 F..)



Bất cứ gián đoạn nào trong dữ liệu đều phải ngắn hơn 20,5 ms.

4

Các khung liên tiếp chứa ba tín hiệu đồng bộ khung sai liền nhau, tiếp đó là N chuỗi khung có các tín hiệu đồng bộ khung đúng và sai xen kẽ nhau, rồi đến một khung đúng, rồi đến M chuỗi M khung có tín hiệu đồng bộ khung đúng nhưng các khung không chứa tín hiệu đồng bộ khung đúng có bit 2 = 0, tiếp đó là các khung đúng liên tiếp.

(..2 F 2 F 2 /F 2 /F 2 /F Nx(2 F 2 /F) 2 F Mx(/2 F) 2 F 2 F..)



Bất cứ gián đoạn nào trong việc truyền dữ liệu đều phải ngắn hơn 20,75 + 0,5 x (N + M/2) ms

Giá trị M và N nằm trong khoảng 40 và 100.



5

Các khung liên tiếp có hai khung không chứa tín hiệu đồng bộ khung có bit 2 = 0 liền nhau.

(..2 F 2 F /2 F /2 F 2 F 2 F..)



Không gián đoạn dữ liệu.

Không có lỗi trong dữ liệu nhận được.



6

Các khung liên tiếp có ba khung không chứa tín hiệu đồng bộ khung có bit 2 = 0 liền nhau.

(..2 F 2 F /2 F /2 F/2 F 2 F 2 F..)



Có thể xảy ra gián đoạn dữ liệu trong một số trường hợp.

Bất cứ gián đoạn nào trong dữ liệu đều phải ngắn hơn 20,5 ms.



7

Các khung liên tiếp có 914 SMF lỗi liền nhau, tiếp theo là 86 SMF không lỗi liền nhau, rồi đến 914 SMF lỗi liền nhau, rồi đến các SMF không lỗi liền nhau.

(.. SMF SMF 914x/SMF 86xSMF 914x/SMF SMF..)



Không gián đoạn dữ liệu.

Không có lỗi trong dữ liệu nhận được.



8

Các khung liên tiếp có 915 SMF lỗi liền nhau, tiếp theo là 85 SMF không lỗi liền nhau, rồi đến 915 SMF lỗi liền nhau, rồi đến các SMF không lỗi liền nhau.

(.. SMF SMF 915x/SMF 85xSMF 915x/SMF SMF..)



Có thể xảy ra gián đoạn dữ liệu trong một số trường hợp.

Bất cứ gián đoạn nào trong dữ liệu đều phải ngắn hơn 20,5 ms.



CHÚ THÍCH 1: trước mỗi phép kiểm tra được ghi trong bảng này phải đảm bảo đồng bộ khung và đa khung bằng cách truyền đủ số khung đúng đến bên nhận.

CHÚ THÍCH 2: F là một khung có tín hiệu đồng bộ khung đúng;

/F là một khung có tín hiệu đồng bộ khung sai;

2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 1;

/2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 0;

SMF là đa khung con có đồng bộ khung đúng và có các bit CRC-4 đúng;

/SMF là đa khung con có đồng bộ khung đúng và có các bit CRC-4 sai.


Giám sát: giám sát dữ liệu nhận được trong các bit từ 9 đến 256 của khung từ các thiết bị đầu cuối và so sánh chúng với các dữ liệu do thiết bị kiểm tra truyền đi. Giám sát bất cứ gián đoạn nào trong dữ liệu.

Kết quả: bất cứ gián đoạn nào của dữ liệu đều phải đảm bảo yêu cầu quy định trong cột 2 của Bảng A.4.



A.10.2. Đồng bộ đa khung

Mục đích: để xác minh rằng cổng lối vào của thiết bị đầu cuối có thể đạt được đồng bộ đa khung đúng như được quy định trong mục 2.2.9.2.

Cấu hình kiểm tra (xem Hình A.10)

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử: tín hiệu lối ra của thiết bị kiểm tra được mã hoá HDB3 và có dạng xung như Hình 2, và cấu trúc khung như trong Khuyến nghị ITU-T G.704 [2]. Nội dung dữ liệu chứa trong các bit từ 9 đến 256 của khung sẽ theo một mẫu cố định không chứa tín hiệu mô phỏng tín hiệu đồng bộ khung. Thiết bị kiểm tra sẽ tạo ra các tín hiệu thử được quy định trong cột 1 của Bảng A.5.
Bảng A.5 - Đồng bộ đa khung




Tín hiệu thử từ thiết bị kiểm tra

(xem chú thích 1 và 2)



Kết quả

1

Các đa khung đúng liên tiếp nhau.

(..MF MF MF MF..)



Đồng bộ đa khung.

2

Một chuỗi các đa khung đúng, tiếp theo là ba tín hiệu đồng bộ khung sai liền nhau, rồi đến một đa khung sai, rồi đến một đa khung đúng, rồi đến hai đa khung sai, rồi đến hai đa khung đúng rồi đến hai đa khung sai, rồi đến các đa khung đúng liền nhau.

(..MF /F 2 /F 2 /F 2 /MF MF /MF /MF MF MF /MF /MF MF..)



Phải đạt được đồng bộ đa khung sau đa khung đúng thứ nhất tiếp sau hai đa khung sai.

CHÚ THÍCH 1: trước mỗi phép kiểm tra được ghi trong bảng này phải đảm bảo đồng bộ khung và đa khung

bằng cách truyền đủ số khung đúng đến bên nhận.

CHÚ THÍCH 2: F là một khung có tín hiệu đồng bộ khung đúng;

/F là một khung có tín hiệu đồng bộ khung sai;

2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 1;

/2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 0;

MF là một đa khung có tín hiệu đồng bộ khung đúng, bit 2 = 1, tín hiệu đồng bộ đa khung đúng và các bit CRC-4 đúng;

/MF là một đa khung có tín hiệu đồng bộ khung đúng, bit 2 = 1, tín hiệu đồng bộ đa khung sai và các bit CRC-4 đúng.



Giám sát: giám sát đồng bộ đa khung; nhà cung cấp thiết bị đầu cuối phải chỉ rõ việc này sẽ được tiến hành như thế nào. Các thiết bị đầu cuối có sử dụng bit E để chỉ thị các SMF lỗi có thể chỉ ra đồng bộ đa khung bằng cách nhận ra chính xác các SMF lỗi được đưa vào tín hiệu thử từ thiết bị kiểm tra (tức là MF /F 2 /F 2 /F 2 /MF MF /MF /MF MF MF /MF /MF /SMF /SMF MF).

Kết quả: phải đạt được đồng bộ đa khung như quy định trong cột 2 của Bảng A.5.



PHỤ LỤC B

(quy định)



ĐỊNH NGHĨA MÃ HDB3
B.1. Khái quát

Phụ lục này mô tả mã HDB3 trên cơ sở sửa đổi mã đảo cực luân phiên (AMI). Nội dung của Phụ lục này dựa trên Phụ lục A của Khuyến nghị G.703 [1] của ITU-T.

Trong mã này, các bit có giá trị nhị phân 1 được biểu thị bằng các xung dương và âm xen kẽ nhau, và các giá trị nhị phân 0 được biểu thị bằng các khoảng trống. Có ngoại lệ khi xảy ra nhiều chuỗi bit 0 liên tiếp nhau trong tín hiệu nhị phân.

Trong định nghĩa dưới đây, B biểu thị cho một xung được chèn tuân theo quy tắc AMI, và V biểu thị cho một xung vi phạm quy tắc AMI.



B.2. Định nghĩa

Mỗi khối gồm 4 giá trị 0 liền nhau được thay thế bởi 000V hoặc B00V. Việc chọn 000V hay B00V được thực hiện sao cho số lượng các xung B giữa các V liền nhau là lẻ. Nói cách khác, các xung V liền nhau có cực tính đối nhau để không tạo nên thành phần dòng điện một chiều.



PHỤ LỤC C

(quy định)



ĐỊNH NGHĨA CẤU TRÚC KHUNG
C.1. Cấu trúc khung

Chuỗi bit sẽ được cấu trúc thành một khung dài 256 bit, được đánh số từ 1 đến 256. Tốc độ lặp lại khung danh định là 8000 Hz. Vị trí của các bit từ 1 đến 8 của khung như được trình bày trong Bảng C.1.


Bảng C.1 - Phân bổ của các bit từ 1 đến 8

Số thứ tự của bit

Khung có chứa tín hiệu đồng bộ khung

Khung không chứa tín hiệu đồng bộ khung

1

CRC-4 (xem mục C.2)

CRC-4 (xem mục C.2)

2

0

1

3

0

A (xem chú thích 1)

4

1

Sa4 (xem chú thích 2)

5

1

Sa5 (xem chú thích 2)

6

0

Sa6 (xem chú thích 2)

7

1

Sa7 (xem chú thích 2)

8

1

Sa8 (xem chú thích 2)

CHÚ THÍCH 1: bit A: RAI

CHÚ THÍCH 2: các bit từ Sa4 đến Sa8 được dành cho nhà khai thác kênh thuê riêng sử dụng. Giá trị của chúng tại cổng lối ra của một kênh thuê riêng không được quy định.




C.2. CRC-4

Vị trí của các bit CRC-4 được quy định trong Bảng C.2 cho một đa khung CRC-4 hoàn chỉnh. Mỗi đa khung CRC-4, được tạo thành từ 16 khung đánh số từ 0 đến 15, được chia thành 2 đa khung con 8 khung, đánh số là SMF I và SMF II, biểu diễn vị trí tương ứng của chúng trong cấu trúc đa khung CRC-4. SMF là một khối (kích thước 2048 bit) cho CRC-4.

Trong các khung có chứa tín hiệu đồng bộ khung, bit 1 sẽ được dùng để truyền đi các bit CRC-4. Các bit này sẽ là 4 bit được đánh số C­123 và C­4 trong mỗi đa khung con. Trong các khung không chứa tín hiệu đồng bộ khung, bit 1 sẽ được dùng để truyền đi 6 bit tín hiệu đồng bộ đa khung CRC-4 và 2 bit chỉ thị lỗi CRC-4 (các bit E). Tín hiệu đồng bộ đa khung CRC-4 sẽ có dạng 001011.
Bảng C.2 - Phân bổ của các bit CRC-4 của một đa khung




SMF

Khung

bit 1


Một đa khung


SMF I

0

1

2



3

4

5



6

7


C1

0

C2



0

C3

1



C4

0


SMF II

8

9

10



11

12

13



14

15


C1

1

C2



1

C3

E



C4

E


C.2.1. Tạo CRC-4

Một từ CRC-4 nhất định, đặt trong SMF thứ N là số dư sau khi nhân đa thức biểu diễn SMF thứ (N-1) với x4 và sau đó chia cho đa thức x4+x+1 (modulo 2). Khi biểu diễn nội dung của khối kiểm tra theo đa thức, bit đầu tiên trong khối (tức là bit 1 của khung 0 hoặc bit 1 của khung 8) sẽ là bit quan trọng nhất. Tương tự, C1 sẽ là bit quan trọng nhất của số dư và C4 là bit kém quan trọng nhất của số dư.

Quá trình mã hoá CRC-4 được mô tả dưới đây:

a) các bit CRC-4 trong SMF được thay thế bằng giá trị nhị phân 0;

b) SMF sau đó được xử lý theo tiến trình nhân/chia mô tả ở trên;

c) kết quả số dư của tiến trình nhân/chia trên được lưu trữ, sẵn sàng đưa vào các vị trí CRC-4 tương ứng của SMF tiếp theo.

CHÚ THÍCH: các CRC-4 bit vừa được tạo ra sẽ không gây ảnh hưởng đến kết quả của tiến trình nhân/chia trong SMF tiếp theo vì theo mục a) ở trên thì các vị trí của bit CRC-4 trong một SMF được khởi tạo về 0 trong tiến trình nhân/chia.

C.2.2. Giám sát CRC-4

Quá trình giám sát CRC-4 để phát hiện các SMF lỗi được mô tả như sau:

a) SMF vừa nhận sẽ được xử lý theo tiến trình nhân/chia quy định tại mục C.2.1, sau khi đã lấy ra các CRC-4 bit và thay thế bằng các giá trị 0.

b) Kết quả số dư từ tiến trình nhân/chia sẽ được lưu trữ và sau đó so sánh từng bit với các bit CRC-4 nhận được của SMF tiếp theo.



c) Nếu giá trị số dư sau khi tính toán không tương ứng với các CRC-4 bit nhận được trong SMF kế tiếp thì SMF đó là SMF lỗi.


Каталог: files -> vppweb -> dvbcvt -> vbtw
vbtw -> Qcvn 7: 2010/btttt quy chuẩn kỹ thuật quốc gia về giao diện quang cho thiết bị KẾt nối mạng sdh national technical regulation
vbtw -> BỘ BƯu chíNH, viễn thông số: 01/2005/QĐ-bbcvt cộng hoà XÃ HỘi chủ nghĩa việt nam
vbtw -> BỘ BƯu chíNH, viễn thông số: 36/2006/QĐ-bbcvt cộng hòa xã HỘi chủ nghĩa việt nam
vbtw -> BỘ thông tin và truyềN thông số: 07/2009/tt-btttt cộng hòa xã HỘi chủ nghĩa việt nam
vbtw -> BỘ BƯu chíNH, viễn thông số: 07/2006/QĐ-bbcvt
vbtw -> Qcvn 4: 2010/btttt quy chuẩn kỹ thuật quốc gia về chất lưỢng kênh thuê riêng sdh
vbtw -> BỘ BƯu chíNH, viễn thông số: 34/2006/QĐ-bbcvt cộng hòa xã HỘi chủ nghĩa việt nam
vbtw -> BỘ BƯu chinh viễn thôNG
vbtw -> BỘ BƯu chíNH, viễn thông số: 27/2006/QĐ-bbcvt cộng hoà XÃ HỘi chủ nghĩa việt nam
vbtw -> BỘ thông tin và truyềN thông quy hoạch kênh tần số VÔ tuyếN ĐIỆn của việt nam cho các nghiệp vụ CỐ ĐỊnh và LƯU ĐỘng mặT ĐẤT

tải về 247.73 Kb.

Chia sẻ với bạn bè của bạn:
1   2   3




Cơ sở dữ liệu được bảo vệ bởi bản quyền ©hocday.com 2024
được sử dụng cho việc quản lý

    Quê hương