Qcvn 21: 2010/btttt quy chuẩn kỹ thuật quốc gia về YÊu cầu chung đỐi với thiết bị ĐẦu cuối kết nối vào mạng viễn thông công cộng sử DỤng kênh thuê riêng tốC ĐỘ 2048 kbit/S

5. TỔ CHỨC THỰC HIỆN

5.2. Quy chuẩn này được áp dụng thay thế Tiêu chuẩn ngành TCN 68-217:2002 “Thiết bị đầu cuối kết nối vào mạng viễn thông công cộng sử dụng kênh thuê riêng tốc độ 2048 kbit/s - Yêu cầu kỹ thuật”.

5.3. Trong trường hợp các quy định nêu tại Quy chuẩn này có sự thay đổi, bổ sung hoặc được thay thế thì thực hiện theo quy định tại văn bản mới.

PHỤ LỤC A

Mục đích: để xác định rằng việc mã hoá tín hiệu ở cổng lối ra của thiết bị đầu cuối có tuân theo các quy tắc mã hoá HDB3 như yêu cầu trong mục 2.1.1 hay không.

Cấu hình kiểm tra (xem Hình A.1):




Hình A1 - Mã hoá tín hiệu

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử: thiết bị đầu cuối sẽ truyền một chuỗi bit HDB3 phù hợp với cấu trúc khung trong Phụ lục C. Nội dung dữ liệu được chứa trong các bít từ 9 đến 256 của khung sẽ là một chuỗi bit bao gồm các chuỗi <0000> một số chẵn các giá trị MỘT ><0000>< một số lẻ các giá trị MỘT>, được đưa vào bộ mã hoá HDB3 (xem chú thích).

Giám sát: chuỗi bit lối ra trong khoảng thời gian kiểm tra đủ để truyền 100 lần xuất hiện các mẫu trên cộng thêm thời gian cần thiết để phát hiện lỗi.

Kết quả: không có lỗi nào trong chuỗi bit được giải mã.

CHÚ THÍCH: một chuỗi bít giả ngẫu nhiên, chẳng hạn như PRBS(2¹⁵-1), sẽ được chấp nhận nếu chuỗi bít này bao hàm các mẫu bit trong mục trên.

Mục đích: để xác định dạng xung ở lối ra có phù hợp với yêu cầu trong mục 2.1.2 không.

Cấu hình kiểm tra (xem Hình A.2).


Hình A.2 - Dạng xung ở lối ra

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử: không quy định.

Giám sát:

- các giá trị 1 và 0 được thiết bị đầu cuối truyền đi, đo được biên độ và dạng của các xung dương và âm (đo tại điểm giữa của khoảng xung) và độ dài thời gian của các xung dương và âm (được đo tại một nửa xung danh nghĩa, tức là 1,5 V);

- độ chính xác của phép đo phải tốt hơn 90 mV. Tất cả các phép đo phải được thực hiện với thiết bị đo có khả năng ghi lại dòng một chiều (dc). Băng tần có độ rộng lớn hơn hoặc bằng 200 MHz phải được sử dụng để nắm bắt sự thay đổi của xung.

Kết quả:

- các xung dương và âm đều phải nằm trong mặt nạ thuộc Hình 2, trong đó V = 100% là 3 V.

- khoảng bit tương ứng với giá trị 0 sẽ không có điện áp vượt quá  0,3 V;

- tỷ lệ giữa biên độ của các xung dương và âm nằm trong khoảng 0,95 đến 1,05.

- tỷ lệ giữa độ rộng của các xung dương và âm nằm trong khoảng 0,95 đến 1,05.

A.3. Định thời lối ra

Mục đích: để xác định rằng tốc độ bít nằm trong khoảng 2048 kbit/s  50 phần triệu khi thiết bị đầu cuối cấp định thời từ đồng hồ nội của nó, mục 2.1.3.

Cấu hình kiểm tra (xem Hình A.3):

- thiết bị đầu cuối sẽ được cấu hình để cấp định thời từ nguồn đồng hồ nội. Lối ra của thiết bị đầu cuối là một chuỗi bit được mã hoá HDB3.

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử: không quy định.

Giám sát: tốc độ bit từ lối ra của thiết bị đầu cuối.

Kết quả: tốc độ bit sẽ nằm trong khoảng 2048 kbit/s  50 phần triệu.

A.4. Suy hao phản xạ ở cổng lối vào

Mục đích: để xác minh rằng suy hao phản xạ ở đôi dây nhận của giao diện thiết bị đầu cuối có phù hợp với các yêu cầu của mục 2.2.2 hay không.

Cấu hình kiểm tra (xem Hình A.4).

T = Điện trở kết cuối

120   0,25%

Hình A.4 - Suy hao phản xạ ở cổng lối vào

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử: tín hiệu hình sin có đỉnh 3 V tại lối vào của thiết bị đầu cuối có tần số biến động trong khoảng từ 51 kHz đến 3072 kHz.

Giám sát: điện áp được đo tại cầu đo, biểu đạt điện trở kết cuối là 120 Ω, sử dụng một Vôn kế điều chỉnh có băng tần nhỏ hơn 1 kHz.

Kết quả: suy hao phản xạ đo được phải lớn hơn hoặc bằng các giá trị trong Bảng 3.

CHÚ THÍCH: các đặc tính của máy phát và Vôn kế có thể khác nhau tuỳ theo cầu đo, tuy nhiên, lỗi tổng cộng của cách bố trí kiểm tra phải nhỏ hơn 0,5 dB trong phạm vi 10 dB đến 20 dB. Khi được nối với một điện trở 120 Ω  0,25% thì suy hao phản xạ đo được của cầu phải cao hơn các giới hạn được định ra với giao diện là 20 dB.

Mục đích: để kiểm tra sự miễn nhiễm của cổng lối vào đối với tín hiệu nhiễu kết hợp với tín hiệu lối vào, như đã quy định trong mục 2.2.4, cả hai trường hợp không qua cáp (tức là suy hao 0 dB) và qua cáp có suy hao 6 dB, như đã quy định trong mục 2.2.3.

Cấu hình kiểm tra (xem Hình A.5):

- tín hiệu nhiễu phải được kết hợp với tín hiệu lối vào trong một mạng kết hợp có trở kháng 120 Ω, với suy hao 0 dB của tín hiệu lối vào và suy hao 18 dB của tín hiệu nhiễu;

- bộ mô phỏng cáp phải có suy hao 6 dB đo được tại 1024 kHz và đặc tính suy hao theo luật trong dải tần số từ 100 kHz đến 10 MHz.

- sự phù hợp của giao diện sẽ được xác minh trong các điều kiện kiểm tra sau:

a) không có mô phỏng cáp và không có tín hiệu nhiễu; và

b) có mô phỏng cáp và không có tín hiệu nhiễu; và

c) không có mô phỏng cáp và có tín hiệu nhiễu; và

d) có mô phỏng cáp và có tín hiệu nhiễu.

- phép kiểm tra phải được lặp lại với các đường dây tại lối vào giao diện thiết bị đầu cuối (RX) bị đảo chiều.

Trạng thái giao diện: cấp nguồn, với dữ liệu nhận được đưa vòng trở lại cổng lối ra.

- tín hiệu lối ra của thiết bị kiểm tra phải được mã hoá HDB3 và có dạng xung như Hình 2. Chuỗi bit phải được cấu trúc lại thành các khung có CRC-4 theo Khuyến nghị ITU-T G.704 [2]. Trong các khung không chứa tín hiệu đồng bộ khung, bit 3 (Chỉ thị cảnh báo đầu xa (RAI)) phải được đưa về 0 và các bit từ 4 đến 8 (S_a4 đến S_a8) phải được đưa về 1. Nội dung dữ liệu được chứa trong các bit từ 9 đến 256 của khung sẽ là PRBS(2¹⁵-1). Tốc độ bit phải nằm trong khoảng 2048 kbit/s  50 phần triệu;

- tín hiệu giao thoa từ máy phát mẫu sẽ:

a) được mã hoá HDB3 và có dạng xung như Hình 2 ; và

b) có nội dung dữ liệu là một PRBS(2¹⁵-1); và

c) có tốc độ bit trong khoảng 2048 kbit/s  50 phần triệu, tín hiệu này không đồng bộ với tín hiệu lối ra của thiết bị kiểm tra.

Giám sát: dữ liệu tại cổng lối ra của thiết bị đầu cuối.

Kết quả: xác minh rằng dữ liệu nhận được từ thiết bị đầu cuối giống hệt với chuỗi đã phát ra trong khoảng thời gian ít nhất 1 phút.

Mục đích: để kiểm tra khả năng chịu đựng điện áp dọc nhỏ nhất tại lối vào của thiết bị đầu cuối như đã quy định trong mục 2.2.5, và nhận chính xác mã HDB3 như đã quy định trong mục 2.2.1.

Cấu hình kiểm tra (xem Hình A.6)

CHÚ THÍCH: Điểm này phải được kết nối với điểm đất chung của thiết bị đầu cuối hoặc điểm chuẩn kiểm tra.

Tín hiệu thử: tín hiệu lối ra của thiết bị kiểm tra phải được mã hoá HDB3 và có dạng xung như Hình 2. Chuỗi bít phải được cấu trúc thành các khung có CRC-4 theo Khuyến nghị ITU-T G.704 [2]. Trong các khung không chứa tín hiệu đồng bộ khung, bit 3 (RAI) sẽ được đưa về 0 và các bit từ 4 đến 8 (S_a4 đến S_a8) phải được đưa về 1. Nội dung dữ liệu được chứa trong các bit từ 9 đến 256 của khung sẽ là PRBS(2¹⁵-1).

- Một điện áp dọc V_L có giá trị hiệu dụng là 2 V, 20 mV với tần số biến đổi trong khoảng 10 Hz đến 30 MHz sẽ được đưa vào trong ít nhất 2 giây.

Giám sát: các dữ liệu tại cổng lối ra của thiết bị đầu cuối.

Kết quả: xác minh rằng các dữ liệu nhận được từ thiết bị đầu cuối giống hệt với chuỗi được phát ra.

CHÚ THÍCH: suy hao chuyển đổi dọc cố hữu của mạch cân bằng T phải lớn hơn 30 dB.

Mục đích: để kiểm tra trở kháng so với đất của cổng lối ra và cổng lối vào của thiết bị đầu cuối, như đã quy định trong mục 2.1.4 và 2.2.6.

Cấu hình kiểm tra (xem Hình A.7).


CHÚ THÍCH 1: Các điện trở 60 Ω phải có dung sai không quá 1% và chênh lệch dưới 0,1%.

CHÚ THÍCH 2: Điểm này phải được kết nối với điểm đất chung của thiết bị đầu cuối hoặc điểm chuẩn kiểm tra.

Tín hiệu thử: tín hiệu kiểm tra hình sin (V_gen) có giá trị hiệu dụng là 2 V,  20 mV được đưa vào với tần số trong khoảng 10 Hz đến 1 MHz.

Giám sát: điện áp của V_test.

Kết quả: điện áp V_test phải có giá trị hiệu dụng nhỏ hơn 19,2 mV.

Mục đích: phép kiểm tra này được sử dụng để đo khả năng chịu rung pha lối vào (mục 2.2.7), rung pha lối ra lớn nhất (2.1.5) và sự hoạt động trong phạm vi lối vào định thời nhất định (mục 2.2.8).

Cấu hình kiểm tra (xem Hình A.8):


Hình A.8 - Đo rung pha
- thiết bị đầu cuối phải được kiểm tra trong mỗi cấu hình sau (tại các cấu hình đó, các phương thức vận hành sau được hỗ trợ):

a) định thời lối ra được tham chiếu từ đồng hộ nội; và

b) định thời lối ra được tham chiếu từ bất kỳ nguồn đồng hồ ngoài nào là nguồn định thời (kể cả định thời từ tín hiệu lối vào).

Trạng thái giao diện: cấp nguồn, dữ liệu nhận được đưa vòng trở lại cổng lối ra.

Tín hiệu thử:

- tín hiệu lối ra của bộ phát mẫu phải được mã hoá HDB3 và có dạng xung như Hình 2. Chuỗi bit phải được cấu trúc thành các khung, có CRC-4, theo Khuyến nghị ITU-T G.704 [2], Trong các khung không chứa tín hiệu đồng bộ khung, bit 3 (RAI) sẽ được đưa về 0 và các bit từ 4 đến 8 (S_a4 đến S_a8) sẽ được đưa về 1. Nội dung dữ liệu được chứa trong các bit từ 9 đến 256 sẽ là một PRBS(2¹⁵-1);

- phép đo phải được thực hiện với tín hiệu lối vào tại các giá trị giới hạn về tốc độ số và cả giữa các giới hạn này, để có thể xác minh rằng rung pha phù hợp trong toàn bộ phạm vi tần số. Tối thiểu thì cũng phải tiến hành phép kiểm tra tại các giới hạn trên, giới hạn dưới và ở tốc độ danh nghĩa;

- nguồn điều chế dùng cho chuỗi bit lối vào của thiết bị đầu cuối sẽ tạo thành các thành phần riêng lẻ của rung pha hình sin tại các điểm nằm trên đường cong ở Hình 3 và Bảng 4;

- nguồn điều chế định thời bên ngoài (nếu cần) phải độc lập với nguồn điều chế tín hiệu lối vào và sẽ tạo nên khả năng chịu rung pha lớn nhất và độ lệch tần số lớn nhất như nhà sản xuất thiết bị đầu cuối chỉ ra;

- có thể cần phải đồng bộ hoá hai bộ phát xung nhịp để tránh khả năng xảy ra trượt.

Giám sát:

a) tín hiệu được truyền đi bởi thiết bị đầu cuối; và

b) rung pha được lấy ra từ tín hiệu này, sử dụng thiết bị phù hợp với Khuyến nghị ITU-T 171 [4], với các tần số cắt như được quy định ở Bảng 2.

Kết quả:

b) rung pha đỉnh - đỉnh phải phù hợp với Bảng 2 khi được đo bằng các bộ lọc tuyến tính có các tần số cắt xác định.

CHÚ THÍCH: nguồn điều chế có thể được chứa trong bộ phát xung nhịp và/ hoặc bộ phát tín hiệu mẫu, hoặc có thể được cung cấp riêng biệt.

A.9. Cấu trúc khung

A.9.1. Cấu trúc lối ra và việc tạo CRC-4

Mục đích: để kiểm tra độ chính xác của cấu trúc lối ra (mục 2.1.6) và việc tạo CRC-4 (mục 2.1.6.1) tại lối ra của thiết bị đầu cuối.

Cấu hình kiểm tra (xem Hình A.9)


Hình A.9 - Cấu trúc khung
Trạng thái giao diện: cấp nguồn.

Tín hiệu thử:

- tín hiệu lối ra của thiết bị kiểm tra phải được mã hoá HDB3 và có dạng xung như Hình 2 và với một cấu trúc khung như nêu trong Khuyến nghị ITU-T G.704 [2].

- thiết bị đầu cuối sẽ truyền một chuỗi bit HDB3 với nội dung dữ liệu và cấu trúc khung phù hợp với Phụ lục B. Nội dung dữ liệu được chứa trong các bit từ 9 đến 256 phải là một chuỗi bit giả ngẫu nhiên, chẳng hạn như PRBS(2¹⁵-1).

Giám sát: tín hiệu đồng bộ khung và CRC-4 trong chuỗi bit ra từ thiết bị đầu cuối.

Kết quả:

- CRC-4 phải phù hợp với các dữ liệu trong SMF trước như được quy định trong mục C.2 và C.2.1.

Mục đích: để xác minh rằng với các thiết bị đầu cuối không sử dụng bit E để chỉ thị lỗi SMF thì các bit E được đưa về giá trị nhị phân MỘT như đã quy định trong mục 2.1.6.2.1.

Cấu hình kiểm tra (xem Hình A.9)

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử:

- thiết bị đầu cuối sẽ truyền một chuỗi bit HDB3 phù hợp với cấu trúc khung trong Phụ lục C. Nội dung dữ liệu chứa trong các bit từ 9 đến 256 của khung phải là một chuỗi bit giả ngẫu nhiên, chẳng hạn như PRBS(2¹⁵-1);

- tín hiệu lối ra của thiết bị kiểm tra phải được mã hoá HDB3 và có dạng xung như Hình 2 và với một cấu trúc khung như nêu trong Khuyến nghị ITU-T G.704 [2]. Thiết bị kiểm tra phải tạo ra các tín hiệu thử như được quy định trong cột 1 của Bảng A.1.
Bảng A.1 - Các đầu cuối không sử dụng bit E

Tín hiệu thử từ thiết bị kiểm tra	Kết quả
Các SMF liên tục với CRC-4 đúng	E = 1
Các SMF liên tục với CRC-4 sai	E = 1
Tín hiệu gây ra mất đồng bộ khung (ví dụ Tín hiệu chỉ thị cảnh báo (AIS) )	E = 1

Giám sát: bit E trong chuỗi bit ra từ thiết bị đầu cuối.

Kết quả: bit E phải đúng như đã quy định trong cột 2 của Bảng A.1

Mục đích: để xác minh khả năng sử dụng các bit E để chỉ thị các lỗi SMF của thiết bị đầu cuối.

Cấu hình kiểm tra: (xem Hình A.9).

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử:

- thiết bị đầu cuối sẽ truyền một chuỗi bit mã HDB3 theo cấu trúc khung trong Phụ lục C. Nội dung dữ liệu được chứa trong các bit 9 đến 256 của khung sẽ là một chuỗi bit giả ngẫu nhiên, ví dụ PRBS(2­­¹⁵ -1).

- tín hiệu đầu ra của thiết bị kiểm tra được mã hoá HDB3 và có dạng xung như Hình 2 và cấu trúc khung theo Khuyến nghị ITU-T G.704 [2]. Thiết bị kiểm tra sẽ tạo ra tín hiệu thử như quy định trong cột 1 của Bảng A.2
Bảng A.2 - Các đầu cuối có sử dụng bit E để chỉ ra các SMF lỗi

Tín hiệu thử từ thiết bị kiểm tra	Kết quả
Một SMF có CRC-4 sai nằm trong một chuỗi các SMF có CRC-4 đúng	Một bit E có E = 0, được gửi trong 1 giây của SMF lỗi, các bit E khác bằng 1
Hai SMF liên tiếp có CRC-4 sai nằm trong một chuỗi các SMF có CRC-4 đúng	Hai bit E liên tiếp có E = 0, được gửi trong 1 giây của SMF lỗi, các bit E khác bằng 1
CHÚ THÍCH: Hai bit E liên tiếp có thể nằm trong 2 đa khung liên tiếp

Giám sát: bit E trong chuỗi bit ra từ thiết bị đầu cuối

Kết quả: giá trị bit E đúng như đã quy định trong cột 2 Bảng A.2

Mục đích: để xác minh bit A có được đặt đúng để chỉ ra các điều kiện ở lối vào của thiết bị đầu cuối được đề cập trong mục 2.1.6.3.1 hoặc mục 2.1.6.3.2 hay không.

Cấu hình kiểm tra: (xem Hình A.9).

Trạng thái giao diện: cấp nguồn.

Tín hiệu thử:

- thiết bị đầu cuối sẽ truyền một chuỗi bit mã HDB3 theo cấu trúc khung trong Phụ lục C. Nội dung dữ liệu được nằm trong các bit 9 đến 256 của khung sẽ là một chuỗi bit giả ngẫu nhiên, ví dụ PRBS(2­­¹⁵ -1).

- tín hiệu đầu ra của thiết bị kiểm tra được mã hoá HDB3 và có dạng xung như Hình 2 và cấu trúc khung theo Khuyến nghị ITU-T G.704 [2]. Nội dung dữ liệu chứa trong các bit từ 9 đến 256 của khung sẽ theo một mẫu cố định không chứa tín hiệu mô phỏng tín hiệu đồng bộ khung. Thiết bị kiểm tra sẽ tạo ra tín hiệu thử quy định trong cột 1 của Bảng A.3 .

Bảng A.3 - Các đầu cuối có sử dụng bit A

	Tín hiệu thử từ thiết bị kiểm tra (xem chú thích 1 và 2)	Kết quả (xem chú thích 3)
1	Chuỗi khung liên tiếp chứa một tín hiệu đồng bộ khung sai. (..2 F 2 F 2 /F 2 F 2 F..)	A = 0.
2	Chuỗi khung liên tiếp chứa hai tín hiệu đồng bộ khung sai liền nhau. (..2 F 2 F 2 /F 2 /F 2 F 2 F..)	A = 0.
3	Chuỗi khung liên tiếp chứa ba tín hiệu đồng bộ khung sai liền nhau. (..2 F 2 F 2 /F 2 /F 2 /F 2 F 2 F..)	A = 1 trong vòng 30 ms kể từ tín hiệu đồng bộ khung sai cuối cùng, trở về A = 0 trong vòng 30 ms sau hai tín hiệu đồng bộ khung đúng.
4	Các khung liên tiếp chứa ba tín hiệu đồng bộ khung sai liền nhau, tiếp đó là N chuỗi khung có các tín hiệu đồng bộ khung đúng và sai xen kẽ nhau, rồi đến một khung đúng, rồi đến M chuỗi khung có tín hiệu đồng bộ khung đúng nhưng các khung không chứa tín hiệu đồng bộ khung đúng có bit 2 = 0, tiếp đó là các khung đúng liên tiếp. (..2 F 2 F 2 /F 2 /F 2 /F Nx(2 F 2 /F) 2 F Mx(/2 F) 2 F 2 F..)	A = 1 trong vòng 30 ms sau tín hiệu đồng bộ khung sai thứ ba, giữ nguyên A = 1 đến khi A = 0 trong vòng 30 ms sau khi có hai tín hiệu đồng bộ khung đúng liên tiếp. Giá trị M và N nằm trong khoảng 40 và 100.
5	Các khung liên tiếp có hai khung không chứa tín hiệu đồng bộ khung có bit 2 = 0 liền nhau. (..2 F 2 F /2 F /2 F 2 F 2 F..)	A = 0
6	Các khung liên tiếp có ba khung không chứa tín hiệu đồng bộ khung có bit 2 = 0 liền nhau. (..2 F 2 F /2 F /2 F/2 F 2 F 2 F..)	A = 1 trong vòng 30 ms sau khi khung thứ ba có bit 2 = 0, trở về A = 0 trong vòng 30 ms sau hai tín hiệu đồng bộ khung đúng.
7	Các khung liên tiếp có 914 SMF lỗi liền nhau, tiếp theo là 86 SMF không lỗi liền nhau, rồi đến 914 SMF lỗi liền nhau, rồi đến các SMF không lỗi liền nhau. (.. SMF SMF 914x/SMF 86xSMF 914x/SMF SMF..)	A = 0
8	Các khung liên tiếp có 915 SMF lỗi liền nhau, tiếp theo là 85 SMF không lỗi liền nhau, rồi đến 915 SMF lỗi liền nhau, rồi đến các SMF không lỗi liền nhau. (.. SMF SMF 915x/SMF 85xSMF 915x/SMF SMF..)	Trong khoảng thời gian này, bit A sẽ thay đổi ít nhất một lần từ A = 0 thành A = 1 và trở lại A = 0.
CHÚ THÍCH 1: trước mỗi phép kiểm tra được ghi trong bảng này phải đảm bảo đồng bộ khung và đa khung bằng cách truyền đủ số khung đúng đến bên nhận. CHÚ THÍCH 2: F là một khung có tín hiệu đồng bộ khung đúng; /F là một khung có tín hiệu đồng bộ khung sai; 2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 1; /2 là một khung không chứa tín hiệu đồng bộ khung có bit 2 = 0; SMF là đa khung con có đồng bộ khung đúng và có các bit CRC-4 đúng; /SMF là đa khung con có đồng bộ khung đúng và có các bit CRC-4 sai; CHÚ THÍCH 3: kết quả áp dụng đối với các đầu cuối phù hợp với mục 2.1.6.3.2.

Giám sát: bit A nằm trong chuỗi bit ra từ thiết bị đầu cuối.

Kết quả:

- đối với những thiết bị đầu cuối phù hợp với mục 2.1.6.3.1 (tức là những thiết bị đầu cuối không sử dụng bit A), thì bit A sẽ được đưa về giá trị nhị phân KHÔNG cho tất cả các tín hiệu thử trong cột 2 của Bảng A.3.

- đối với những thiết bị đầu cuối phù hợp với mục 2.1.6.3.2 (tức là những thiết bị đầu cuối sử dụng bit A), thì bit A sẽ đáp ứng như quy định trong Bảng A.3. Các yêu cầu của phép kiểm tra 6 trong Bảng A.3 là tuỳ chọn, phép kiểm tra này chỉ có thể được thực hiện nếu nhà sản xuất đưa ra.